公开(公告)号：KR100764248B1

公开(公告)日：2007-10-05

申请号：KR1020057025126

申请日：2002-06-07

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 이이지마에츠오 ,  야마다노리카즈

IPC: H01L21/3065

CPC classification number: H01J37/32935 ,  H01L21/32137

Abstract: 도 1a에 도시한 상태로부터, 에칭 가스로서 적어도 HBr을 포함하는 가스, 예컨대 HBr+Cl
2 의 혼합 가스를 이용하여, 제 1 압력으로 메인 에칭 공정을 실행한다. 이 후, 도 1b에 도시하는 바와 같이, 실리콘 산화막 층(102)이 노출되기 전에, 상기 메인 에칭 공정을 종료하고, 적어도 HBr을 포함하는 가스, 예컨대 HBr 단가스를 이용하여, 제 1 압력보다 높은 제 2 압력으로 오버 에칭 공정을 실행하고, 도 1c에 도시하는 바와 같이 실리콘 산화막 층(102)을 완전히 노출시킨다. 이에 의해, 종래에 비해서, 실리콘 산화막에 대한 실리콘함유 도전막 층의 선택비를 향상시킬 수 있어, 베이스 층인 실리콘 산화막 층을 에칭하지 않고, 또한 실리콘함유 도전막 층의 에칭 형상을 손상시키지 않고서, 확실히 소망하는 실리콘함유 도전막 층만을 에칭하여 제거할 수 있다.

公开(公告)号：KR100702723B1

公开(公告)日：2007-04-03

申请号：KR1020067004635

申请日：2002-06-07

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 이이지마에츠오 ,  고메이키

IPC: H01L21/3065

CPC classification number: H01L21/3065 ,  H01L21/76229 ,  Y10S438/978

Abstract: 에칭실내에 설치된 한 쌍의 대향 전극중의 한쪽에 기판을 배치하고, 대향 전극의 양쪽에 고주파 전력을 공급하여 플라즈마에 의해서 에칭을 실시하는 장치를 사용하고, 적어도 Cl
2 와 HBr를 포함하는 가스를 이용한 플라즈마 에칭에 의해서 에칭을 하고, 도 1a의 실리콘 기판(101)에 질화 실리콘층(103) 등의 마스크층을 거쳐서, 도 1b에 도시하는 바와 같이 홈(104a, 104b)을 형성한다. 그리고, 기판이 배치된 측의 대향 전극에 인가하는 고주파 전력을 조정함으로써, 홈(104a, 104b)의 측벽(105a, 105b)의 형상을 제어한다. 이것에 의해서 홈의 폭이 서로 다른 경우 등에 있어서도, 홈의 형상을 소망하는 형상으로 할 수 있다.
드라이 에칭, STI, 테이퍼각, 에칭 속도

Abstract translation: 在设置在蚀刻室内的一对对置电极中的一方配置基板，向对电极的两侧供给高频电力，通过等离子体进行蚀刻，至少Cl

公开(公告)号：KR1020060028660A

公开(公告)日：2006-03-30

申请号：KR1020067004635

申请日：2002-06-07

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 이이지마에츠오 ,  고메이키

IPC: H01L21/3065

CPC classification number: H01L21/3065 ,  H01L21/76229 ,  Y10S438/978

Abstract: A dry-etching method using an apparatus where a wafer is placed on either of a pair of opposed electrodes provided in an etching chamber, and high-frequency power is supplied to both the opposed electrodes to effect a plasma etching. The plasma etching uses a gas containing at least Cl2 and HBr. Trenches (104a, 104b) are formed, in a silicon wafer (101) through a mask layer such as a nitride silicon layer (103). While adjusting the high-frequency power supplied to the opposed electrode where the wafer is placed, the shape of the sidewalls (105a, 105b) of the trenches (104a, 104b) is controlled. Thus, the trenches can have desired shapes even if the widths of the trenches are different.

Abstract translation: 使用将晶片放置在设置在蚀刻室中的一对相对电极中的任一个上的设备的干蚀刻方法，并且向相对电极提供高频电力以进行等离子体蚀刻。 等离子体蚀刻使用至少包含Cl 2和HBr的气体。 通过诸如氮化硅层（103）的掩模层在硅晶片（101）中形成沟槽（104a，104b）。 在调整提供给放置晶片的相对电极的高频功率的同时，控制沟槽（104a，104b）的侧壁（105a，105b）的形状。 因此，即使沟槽的宽度不同，沟槽也可以具有期望的形状。

公开(公告)号：KR1020040021613A

公开(公告)日：2004-03-10

申请号：KR1020037016663

申请日：2002-06-07

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 이이지마에츠오 ,  고아키테루

IPC: H01L21/3065

CPC classification number: H01L21/3065 ,  H01L21/76229 ,  Y10S438/978

Abstract: 에칭실내에 설치된 한 쌍의 대향 전극중의 한쪽에 기판을 배치하고, 대향 전극의 양쪽에 고주파 전력을 공급하여 플라즈마에 의해서 에칭을 실시하는 장치를 사용하고, 적어도 Cl
2 와 HBr를 포함하는 가스를 이용한 플라즈마 에칭에 의해서 에칭을 하고, 도 1a의 실리콘 기판(101)에 질화 실리콘층(103) 등의 마스크층을 거쳐서, 도 1b에 도시하는 바와 같이 홈(104a, 104b)을 형성한다. 그리고, 기판이 배치된 측의 대향 전극에 인가하는 고주파 전력을 조정함으로써, 홈(104a, 104b)의 측벽(105a, 105b)의 형상을 제어한다. 이것에 의해서 홈의 폭이 서로 다른 경우 등에 있어서도, 홈의 형상을 소망하는 형상으로 할 수 있다.

公开(公告)号：KR100886981B1

公开(公告)日：2009-03-04

申请号：KR1020037011624

申请日：2002-03-05

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 이이지마에츠오 ,  츠치야히로시

IPC: H01L21/3065

CPC classification number: H01L21/31116 ,  H01J37/32082 ,  H01J37/32935 ,  H01L21/32137

Abstract: 엔드 포인트 디텍터(17)(EPD)가 종점을 검출하면(t5), 고주파 전원(12)으로부터의 RF 파워(Bottom RF)를 오프하고(t5), 또한, 웨이퍼 W 이면으로의 He 가스(14)의 공급을 정지하여(t5), 에칭이 진행되지 않고, 또한, 플라즈마 방전을 유지 가능한 범위로, 고주파 전원(11)으로부터의 RF 파워(Top RF)를 제어한 상태에서(t5), 고압 직류 전원(13)(HV)을 오프한다(t6). 이것에 의해서, 에칭량을 정확히 제어하면서, 파티클의 흡착을 억제할 수 있다.

公开(公告)号：KR100595065B1

公开(公告)日：2006-06-30

申请号：KR1020037016663

申请日：2002-06-07

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 이이지마에츠오 ,  고아키테루

IPC: H01L21/3065

CPC classification number: H01L21/3065 ,  H01L21/76229 ,  Y10S438/978

Abstract: 에칭실내에 설치된 한 쌍의 대향 전극중의 한쪽에 기판을 배치하고, 대향 전극의 양쪽에 고주파 전력을 공급하여 플라즈마에 의해서 에칭을 실시하는 장치를 사용하고, 적어도 Cl
2 와 HBr를 포함하는 가스를 이용한 플라즈마 에칭에 의해서 에칭을 하고, 도 1a의 실리콘 기판(101)에 질화 실리콘층(103) 등의 마스크층을 거쳐서, 도 1b에 도시하는 바와 같이 홈(104a, 104b)을 형성한다. 그리고, 기판이 배치된 측의 대향 전극에 인가하는 고주파 전력을 조정함으로써, 홈(104a, 104b)의 측벽(105a, 105b)의 형상을 제어한다. 이것에 의해서 홈의 폭이 서로 다른 경우 등에 있어서도, 홈의 형상을 소망하는 형상으로 할 수 있다.
드라이 에칭, STI, 테이퍼각, 에칭 속도

公开(公告)号：KR100595069B1

公开(公告)日：2006-06-30

申请号：KR1020037016380

申请日：2002-06-07

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 이이지마에츠오 ,  야마다노리카즈

IPC: H01L21/3065

CPC classification number: H01J37/32935 ,  H01L21/32137

Abstract: 도 1a에 도시한 상태로부터, 에칭 가스로서 적어도 HBr을 포함하는 가스, 예컨대 HBr+Cl
2 의 혼합 가스를 이용하여, 제 1 압력으로 메인 에칭 공정을 실행한다. 이 후, 도 1b에 도시하는 바와 같이, 실리콘 산화막 층(102)이 노출되기 전에, 상기 메인 에칭 공정을 종료하고, 적어도 HBr을 포함하는 가스, 예컨대 HBr 단가스를 이용하여, 제 1 압력보다 높은 제 2 압력으로 오버 에칭 공정을 실행하고, 도 1c에 도시하는 바와 같이 실리콘 산화막 층(102)을 완전히 노출시킨다. 이에 의해, 종래에 비해서, 실리콘 산화막에 대한 실리콘함유 도전막 층의 선택비를 향상시킬 수 있어, 베이스 층인 실리콘 산화막 층을 에칭하지 않고, 또한 실리콘함유 도전막 층의 에칭 형상을 손상시키지 않고서, 확실히 소망하는 실리콘함유 도전막 층만을 에칭하여 제거할 수 있다.

Abstract translation: 从图1A所​​示的状态，至少包含HBr作为蚀刻气体的气体，例如HBr + Cl

公开(公告)号：KR1020060003913A

公开(公告)日：2006-01-11

申请号：KR1020057025126

申请日：2002-06-07

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 이이지마에츠오 ,  야마다노리카즈

IPC: H01L21/3065

CPC classification number: H01J37/32935 ,  H01L21/32137

Abstract: A main etching step is effected in a state under a first pressure using a gas containing at least HBr, e.g., a mixture gas of HBr and Cl2 as an etching gas. The main etching is ended before a silicon oxide film layer (102). An over-etching step is effected under a second pressure higher than the first pressure using a gas containing at least HBr, e.g., an HBr single gas so as to completely expose the silicon oxide film layer (102). In such a way, the selectivity of a silicon-containing conductive film layer with respect to the silicon oxide film is improved compared to conventional methods. Without etching the silicon oxide film layer, which is an underlying layer, and without marring the shape of the silicon-containing conductive film layer formed by etching, only the desired silicon-containing conductive film layer is removed by etching reliably.

Abstract translation: 主要蚀刻步骤在使用至少包含HBr的气体，例如作为蚀刻气体的HBr和Cl2的混合气体的第一压力的状态下进行。 主蚀刻在氧化硅膜层（102）之前结束。 在比第一压力高的第二压力下使用至少包含HBr（例如HBr单一气体）的气体进行过蚀刻步骤，以完全暴露氧化硅膜层（102）。 以这种方式，与常规方法相比，相对于氧化硅膜，含硅导电膜层的选择性得到改善。 在不蚀刻作为下层的氧化硅膜层的情况下，不侵蚀通过蚀刻形成的含硅导电膜层的形状，仅通过可靠地蚀刻除去所需的含硅导电膜层。

公开(公告)号：KR1020040021611A

公开(公告)日：2004-03-10

申请号：KR1020037016380

申请日：2002-06-07

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 이이지마에츠오 ,  야마다노리카즈

IPC: H01L21/3065

CPC classification number: H01J37/32935 ,  H01L21/32137

Abstract: 도 1a에 도시한 상태로부터, 에칭 가스로서 적어도 HBr을 포함하는 가스, 예컨대 HBr+Cl
2 의 혼합 가스를 이용하여, 제 1 압력으로 메인 에칭 공정을 실행한다. 이 후, 도 1b에 도시하는 바와 같이, 실리콘 산화막 층(102)이 노출되기 전에, 상기 메인 에칭 공정을 종료하고, 적어도 HBr을 포함하는 가스, 예컨대 HBr 단가스를 이용하여, 제 1 압력보다 높은 제 2 압력으로 오버 에칭 공정을 실행하고, 도 1c에 도시하는 바와 같이 실리콘 산화막 층(102)을 완전히 노출시킨다. 이에 의해, 종래에 비해서, 실리콘 산화막에 대한 실리콘함유 도전막 층의 선택비를 향상시킬 수 있어, 베이스 층인 실리콘 산화막 층을 에칭하지 않고, 또한 실리콘함유 도전막 층의 에칭 형상을 손상시키지 않고서, 확실히 소망하는 실리콘함유 도전막 층만을 에칭하여 제거할 수 있다.

公开(公告)号：KR1020030087634A

公开(公告)日：2003-11-14

申请号：KR1020037011624

申请日：2002-03-05

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 이이지마에츠오 ,  츠치야히로시

IPC: H01L21/3065

CPC classification number: H01L21/31116 ,  H01J37/32082 ,  H01J37/32935 ,  H01L21/32137

Abstract: 엔드 포인트 디텍터(17)(EPD)가 종점을 검출하면(t5), 고주파 전원(12)으로부터의 RF 파워(Bottom RF)를 오프하고(t5), 또한, 웨이퍼 W 이면으로의 He 가스(14)의 공급을 정지하여(t5), 에칭이 진행되지 않고, 또한, 플라즈마 방전을 유지 가능한 범위로, 고주파 전원(11)으로부터의 RF 파워(Top RF)를 제어한 상태에서(t5), 고압 직류 전원(13)(HV)을 오프한다(t6). 이것에 의해서, 에칭량을 정확히 제어하면서, 파티클의 흡착을 억제할 수 있다.