公开(公告)号：KR100856288B1

公开(公告)日：2008-09-03

申请号：KR1020070033252

申请日：2007-04-04

Applicant: 삼성전기주식회사

Inventor： 현정호 ,  양시중 ,  강인구 ,  김현호

IPC: H03H9/25

CPC classification number: H03H9/25 ,  H03H3/08 ,  H03H9/059 ,  H03H9/1092 ,  H03H9/64

Abstract: A method for manufacturing a SAW(Surface Acoustic Wave) filter wafer level package is provided to improve reliability of products by securing bonding strength between the SAW filter and a substrate through external electrodes. A method for manufacturing a SAW filter wafer level package(100) includes the steps of: forming a plurality of via holes along a virtual cutting line on upper and lower substrates(110,120); patterning an IDT(Inter Digital Transducer) electrode on an outer surface of the upper substrate; forming a plurality of conductive via holes through the lower substrate; electrically connecting the IDT electrode and the conductive via holes by bump balls; bonding the upper and lower substrates by a sealing unit(140) to isolate the IDT electrode from the outside; forming a plurality of concave units on the outer surfaces of the bonded upper and lower substrates by cutting the upper and lower substrates along the virtual cutting line; forming conductive side electrodes(138) in the concave units; and forming a plurality of lower end electrodes(136) extending from ends of the conductive side electrodes to a lower end of the lower substrate to be electrically connected to the conductive via holes.

Abstract translation: 提供了用于制造SAW（表面声波）滤波器晶片级封装的方法，以通过通过外部电极确保SAW滤波器和基板之间的接合强度来提高产品的可靠性。 一种用于制造SAW滤波器晶片级封装（100）的方法包括以下步骤：沿着上基板和下基板（110,120）上的虚拟切割线形成多个通孔; 在上基板的外表面上形成IDT（Inter数字传感器）电极; 通过下基板形成多个导电通孔; 通过凸块球电连接IDT电极和导电通孔; 通过密封单元（140）接合上和下基板以将IDT电极与外部隔离; 通过沿着虚拟切割线切割上下基板，在粘合的上基板和下基板的外表面上形成多个凹部单元; 在凹形单元中形成导电侧电极（138）; 以及形成从所述导电侧电极的端部延伸到所述下基板的下端的多个下端电极（136），以电连接到所述导电通孔。

公开(公告)号：KR1020080105737A

公开(公告)日：2008-12-04

申请号：KR1020070053718

申请日：2007-06-01

Applicant: 삼성전기주식회사

Inventor： 양징리 ,  도재천 ,  양시중 ,  강인구 ,  박승욱

IPC: H01L21/60

CPC classification number: H01L23/10 ,  H01L21/76898 ,  H01L2924/0002 ,  H03H9/105 ,  H03H9/1092 ,  H01L2924/00

Abstract: A wafer level package production method is provided to miniaturize the volume of the set product employing the package by joining the cap substrate and the device substrate. The wafer level package(100) manufacturing method comprises the following steps: the step for providing the wafer(120) for the device substrate including the bonding pad(121) which is electrically connected to the device part and includes one or more device parts(123) to the upper side; the step for providing the sealing line(130) for the junction which surrounds the device part along the bonding pad; the step for welding the wafer(110) for the device substrate and the wafer for the cap substrate which forms the via(111) on the domain which corresponds to the bonding pad; the step for forming the external terminal electrically connected to the bonding pad on the wafer for the cap substrate; the step for separating the plurality of wafer level packages by cutting the wafer for the device substrate and the wafer for the cap substrate along the break line.

Abstract translation: 提供了一种晶片级封装生产方法，通过连接封盖衬底和器件衬底，使采用封装的器件产品的体积小型化。 晶片级封装（100）的制造方法包括以下步骤：提供用于器件衬底的晶片（120）的步骤，该器件衬底包括与器件部件电连接并包括一个或多个器件部件的焊盘（121） 123）到上侧 提供用于沿着接合焊盘围绕设备部分的接合处的密封线（130）的步骤; 将用于器件基板的晶片（110）和用于形成通孔（111）的盖基板的晶片（对应于焊盘）的区域焊接的步骤; 用于形成外部端子的步骤，电连接到用于盖基板的晶片上的焊盘; 通过沿着断裂线切割用于器件基板的晶片和用于盖基板的晶片来分离多个晶片级封装件的步骤。

公开(公告)号：KR100951284B1

公开(公告)日：2010-04-02

申请号：KR1020070053718

申请日：2007-06-01

Applicant: 삼성전기주식회사

Inventor： 양징리 ,  도재천 ,  양시중 ,  강인구 ,  박승욱

IPC: H01L21/60

CPC classification number: H01L23/10 ,  H01L21/76898 ,  H01L2924/0002 ,  H03H9/105 ,  H03H9/1092 ,  H01L2924/00

Abstract: 웨이퍼 레벨 패키지 제조방법을 제공한다.
본 발명은 상부면에 하나이상의 디바이스부를 구비하고 상기 디바이스부와 전기적으로 연결되는 본딩패드를 구비하는 디바이스 기판용 웨이퍼를 제공하는 단계 ; 상기 본딩패드를 따라 상기 디바이스부를 에워싸는 접합용 실링라인을 제공하는 단계 ; 상기 접합용 실링라인을 매개로 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼를 접합하는 단계 ; 상기 본딩패드와 전기적으로 연결되는 외부단자를 상기 캡기판용 웨이퍼에 형성하는 단계 ; 및 상기 캡기판용 웨이퍼와 디바이스 기판용 웨이퍼를 절단라인을 따라 절단하여 복수개의 웨이퍼 레벨 패키지를 개별적으로 분리하는 단계 ; 를 포함하고, 상기 접합용 실링라인은 상기 본딩패드를 비전도성 소재로 완전히 덮도록 상기 본딩패드를 따라 연속적으로 형성됨을 특징으로 한다.
본 발명에 의하면, 제품의 사이즈를 줄여 소형화를 도모하고, 웨이퍼의 변형및 파손없이 접합공정을 수행하고, 웨이퍼의 재료선택에 대한 자유도를 높일 수 있다.
웨이퍼, 레벨, 디바이스, 실링, 캡 기판, 디바이스 기판