公开(公告)号：KR101060879B1

公开(公告)日：2011-08-31

申请号：KR1020080108076

申请日：2008-10-31

Applicant: 삼성전기주식회사

Inventor： 현정호 ,  김태준 ,  도재천 ,  서형호

IPC: B23K26/046 ,  B23K26/082

Abstract: 본 발명은 레이저 마킹 장치에 관한 것으로, 마킹 목표 위치(x,y) 및 마킹 목표 높이(z), 상기 마킹 목표 위치 및 마킹 목표 높이에 매칭되는 마킹 정보 및 마킹 동작의 시작을 입력하기 위한 입력부(100); 지지대(10)에 의해 지지되는 마킹 대상체(20)의 실제 높이를 측정하는 높이 측정 센서(200); 상기 입력부(100)를 통한 마킹 목표 위치(x,y)별로, 상기 높이 측정 센서(200)에 의해 상기 마킹 대상체의 실제 높이를 인식하여, 상기 마킹 대상체를 마킹 목표 위치(x,y) 및 마킹 목표 높이(z)로 제어하고, 이후에 마킹 정보의 마킹을 제어하는 마킹 제어부(300); 상기 마킹 제어부(300)의 제어에 따라 상기 마킹 대상체(10)를 마킹 목표 위치(x,y) 및 마킹 목표 높이(z)로 조절하는 마킹 초점위치 조절부(400); 및 상기 마킹 제어부(300)의 제어에 따라 상기 마킹 초점위치 조절부에 의해 조절된 상기 마킹 대상체(20)에 상기 마킹 정보를 마킹하는 마킹 레이저(500)를 포함한다.
레이저, 마킹, 마킹 대상체, RF 모듈, EMC 패키지

公开(公告)号：KR100878933B1

公开(公告)日：2009-01-19

申请号：KR1020070063216

申请日：2007-06-26

Applicant: 삼성전기주식회사

Inventor： 박승욱 ,  이재광 ,  김태훈 ,  현정호 ,  하욥

IPC: H01L23/12

CPC classification number: H01L2224/16225

Abstract: 본 발명은 빛의 투과를 차단할 수 있는 물질 위에 라벨을 마킹함으로써 라벨 마킹 시 자외선 또는 레이저에 의한 회로패턴의 손상을 방지하여 웨이퍼 레벨 패키지의 특성 및 신뢰성을 향상시킬 수 있는 웨이퍼 레벨 패키지 및 그 제조 방법에 관한 것이다.
라벨 마킹, SAW, WLP, 에어 캐비티

公开(公告)号：KR1020150004161A

公开(公告)日：2015-01-12

申请号：KR1020130077284

申请日：2013-07-02

Applicant: 삼성전기주식회사

Inventor： 지광호 ,  성낙윤 ,  노상도 ,  이범기 ,  최상수 ,  장용 ,  신연식 ,  현정호

IPC: G06F17/50

CPC classification number: G06F17/5009 ,  G06Q50/08

Abstract: 본 발명은 사용자가 간편하게 입체적인 가상 공장을 생성할 수 있는 가상 공장 모델 생성 장치 및 방법에 관한 것으로, 공장 배치 정보를 입력받는 입력부; 사용자의 선택에 따라 상기 공장 배치 정보의 사전에 설정된 데이터 베이스를 제공하는 데이터 베이스부; 입력된 공장의 배치 정보에 따라 중립 파일을 생성하는 파일 생성부; 및 상기 파일 생성부의 중립 파일에 따라 공장 모델을 시뮬레이션하는 표시부를 포함하는 가상 공장 모델 생성 장치 및 방법을 제안한다.

Abstract translation: 本发明涉及一种用于生成虚拟植物模型的装置及其方法，其能够使得用户能够方便地生成3D虚拟植物。 提供用于生成虚拟植物模型的装置，并且该方法包括接收植物布置信息的输入单元; 数据库单元，其根据用户的选择提供工厂布置信息的预定数据库; 文件生成单元，其根据所输入的植物配置信息生成中立文件; 以及显示单元，其根据文件生成单元的中立文件来模拟植物模型。

公开(公告)号：KR1020080114046A

公开(公告)日：2008-12-31

申请号：KR1020070063216

申请日：2007-06-26

Applicant: 삼성전기주식회사

Inventor： 박승욱 ,  이재광 ,  김태훈 ,  현정호 ,  하욥

IPC: H01L23/12

CPC classification number: H01L2224/16225 ,  H01L23/522 ,  H01L21/02282 ,  H01L21/56 ,  H01L23/14 ,  H01L23/481 ,  H01L23/544

Abstract: The wafer level package and manufacturing method thereof are provided to prevent the damage of circuit pattern formed in the first substrate by blocking the ultraviolet ray or the laser penetration with the marking layer in the label marking process. The wafer level package comprises the first substrate(2), the second substrate(8), and the marking layer(14). The first substrate has the plurality of the circuit pattern(4) including the bonding pad. The second substrate has the connection pad(12) which faces with the bonding pad(4a). The second substrate is adhered on the first substrate and has the connection pad connected to the bonding pad with the conductive material in order to protect the circuit pattern from the external environment. The marking layer is comprised of the material in which the light is not transmitted and is laminated on the lower part of the first substrate or the upper part of the second substrate. The label is marked on the upper side or the lower surface of the marking layer by the ultraviolet ray or laser.

Abstract translation: 提供晶片级封装及其制造方法，以通过在标签标记处理中阻挡紫外线或标记层的激光穿透来防止在第一基板中形成的电路图案的损坏。 晶片级封装包括第一基板（2），第二基板（8）和标记层（14）。 第一基板具有包括接合焊盘的多个电路图案（4）。 第二基板具有与焊盘（4a）相对的连接焊盘（12）。 第二基板粘附在第一基板上，并且将连接焊盘连接到具有导电材料的焊盘，以便保护电路图案免受外部环境的影响。 标记层由光不透射的材料构成，层叠在第一基板的下部或第二基板的上部。 通过紫外线或激光将标签标记在标记层的上侧或下表面。

公开(公告)号：KR1020140141313A

公开(公告)日：2014-12-10

申请号：KR1020130062928

申请日：2013-05-31

Applicant: 삼성전기주식회사

Inventor： 현정호 ,  최상수 ,  노상도 ,  장용 ,  성낙윤 ,  신연식 ,  이범기

IPC: G06F19/00

CPC classification number: G06F17/5009 ,  G06F3/0481 ,  G06F3/0484 ,  G06F3/0486 ,  G06F17/5004

Abstract: 본 발명은 가상 공장 모델 자동 생성 시스템, 가상 공장 모델 자동 생성 방법, 가상 공장 모델 자동 시뮬레이션 시스템, 가상 공장 모델 자동 시뮬레이션 방법인쇄회로기판 및 그 제조방법에 관한 것이다.
본 발명에 따른 가상 공장 모델 자동 생성 시스템은, 상의 공장 모델을 설계하기 위한 필요 정보를 입력하고, 사용자로 하여금 공장 모델 설계와 관련된 구성요소를 드로잉 베이스로 배치시킬 수 있게 한 입력부; 상기 입력부로부터 입력된 필요 정보 및 드로잉 베이스 정보를 해석하여 그 해석 결과인 해석 정보를 출력하는 제어부; 공장 모델 설계와 관련된 정보에 따라 항목별로 구분된 물리적 공간으로서의 중립스키마를 구성하고, 상기 해석 정보를 상기 중립스키마별로 분리 구성하여 가상 공장용 데이터로 변환 생성하는 데이터 변환부; 상기 데이터 변환부에서 변환 생성된 가상 공장용 데이터 및 공장에서의 인적, 물적 제원에 관한 정보가 저장된 데이터베이스로부터 추출된 데이터를 토대로, 가상의 공장 모델을 자동으로 생성하는 공장모델 생성부; 및 상기 공장모델 생성부, 상기 데이터 변환부 및 상기 제어부를 통하여 입력된 가상의 공장 모델을 디스플레이하는 디스플레이부;를 포함한다.

Abstract translation: 本发明涉及自动虚拟工厂模型生成系统，自动虚拟工厂模型生成方法，自动虚拟工厂模型仿真系统和自动虚拟工厂模拟方法。 根据本发明，自动虚拟工厂模型生成系统包括输入部分，其输入用于设计虚拟工厂模型的必要信息，并且使得用户能够将与工厂模型的设计相关的组件放置在绘图基础中; 控制部分，通过分析绘制基础信息和从输入部分输入的必要信息来输出作为分析结果的分析信息; 数据转换部分，根据与工厂模型的设计有关的信息，将物理空间除以物理空间，形成中性模式，并通过中性模式分离信息，将分析信息转换为虚拟工厂的数据; 虚拟模型生成部，基于从存储在数据转换部中转换的虚拟工厂的数据的数据库提取的数据，以及与工厂中的人力和物力资源有关的信息自动生成虚拟工厂模型; 以及显示通过工厂模型生成部件，数据转换部件和控制部件输入的虚拟工厂模型的显示部件。

公开(公告)号：KR1020100106104A

公开(公告)日：2010-10-01

申请号：KR1020090024559

申请日：2009-03-23

Applicant: 삼성전기주식회사

Inventor： 현정호 ,  조기식 ,  김용민 ,  조헌일 ,  백현수 ,  여동희

IPC: H05K13/04 ,  H01L23/544 ,  H01L21/02 ,  H01L21/00

Abstract: PURPOSE: A method for manufacturing a semiconductor package is provided to easily obtain marked information through a scanner by making information stored in an integrated production control system on the surface of a semiconductor package in a barcode type. CONSTITUTION: A printed circuit board is prepared(S110). Basic information for indentifying a semiconductor package is marked on a tag(S120). The basic information is stored in a storage medium(S130). The mounting process history of a semiconductor chip is stored in the storage medium(S140). The packaging process history of a semiconductor package is stored in the storage medium(S150). The information stored in the storage medium is marked on the semiconductor package in a barcode type(S160).

Abstract translation: 目的：提供一种制造半导体封装的方法，通过在条形码类型的半导体封装的表面上存储在综合生产控制系统中的信息，通过扫描仪容易地获得标记信息。 规定：准备印刷电路板（S110）。 在标签上标记用于识别半导体封装的基本信息（S120）。 基本信息存储在存储介质中（S130）。 将半导体芯片的安装处理历史存储在存储介质中（S140）。 半导体封装的封装处理历史被存储在存储介质中（S150）。 存储在存储介质中的信息以条形码类型在半导体封装上标记（S160）。

公开(公告)号：KR101060907B1

公开(公告)日：2011-08-30

申请号：KR1020090024559

申请日：2009-03-23

Applicant: 삼성전기주식회사

Inventor： 현정호 ,  조기식 ,  김용민 ,  조헌일 ,  백현수 ,  여동희

IPC: H05K13/04 ,  H01L23/544 ,  H01L21/02 ,  H01L21/00

Abstract: 본 발명은 반도체 패키지 제조 방법에 관한 것으로, 인쇄회로기판을 마련하는 단계; 제조 대상인 반도체 패키지를 식별할 수 있는 기초 정보를 바코드화하여 태그에 마킹하는 단계; 상기 태그에 마킹된 바코드를 스캔하여 상기 기초 정보를 저장매체에 저장하는 단계; 상기 인쇄회로기판에 반도체 칩을 실장한 후, 상기 저장매체에 실장 공정 이력을 저장하는 단계; 상기 반도체 칩을 패키징하여 반도체 패키지를 형성한 후, 상기 저장매체에 패키징 공정 이력을 저장하는 단계; 및 상기 저장매체에 저장된 상기 기초 정보, 상기 실장 공정 이력 및 상기 패키징 공정 이력에 대한 정보를 바코드화하여 상기 반도체 패키지에 마킹하는 단계;를 포함함으로서, 스캐너를 이용하여 마킹된 정보를 쉽게 확인할 수 있고, 이로 인해 각각의 반도체 패키지에 대한 제조 이력의 추적관리가 가능하다.
마킹, 바코드, 생산이력 추적, 반도체 패키지

公开(公告)号：KR1020100048773A

公开(公告)日：2010-05-11

申请号：KR1020080108076

申请日：2008-10-31

Applicant: 삼성전기주식회사

Inventor： 현정호 ,  김태준 ,  도재천 ,  서형호

IPC: B23K26/046 ,  B23K26/082

Abstract: PURPOSE: A laser marking device is provided to improve marking visibility by automatically controlling a marking object so that the height of the marking object can be a marking target height. CONSTITUTION: A laser marking device is composed of an input part(100), a height measuring sensor(200), a marking control part(300), a marking position control part(400), and a marking laser(500). The input part inputs marking information and the start of making operation. The marking control part controls a marking object(20) to have a marking target position and a marking target height. The marking position control part controls the marking target position and the marking target height of the marking object depending on the marking control part.

Abstract translation: 目的：提供一种激光打标装置，通过自动控制标记物体来提高标记的可视性，使标记物体的高度能够成为标记目标的高度。 构成：激光打标装置由输入部（100），高度测量传感器（200），标记控制部（300），标记位置控制部（400）和标记激光（500）构成。 输入部分输入标记信息和开始操作。 标记控制部分控制标记对象（20）具有标记目标位置和标记目标高度。 标记位置控制部根据标记控制部来控制标记对象位置和标记对象的标记对象高度。

公开(公告)号：KR100856288B1

公开(公告)日：2008-09-03

申请号：KR1020070033252

申请日：2007-04-04

Applicant: 삼성전기주식회사

Inventor： 현정호 ,  양시중 ,  강인구 ,  김현호

IPC: H03H9/25

CPC classification number: H03H9/25 ,  H03H3/08 ,  H03H9/059 ,  H03H9/1092 ,  H03H9/64

Abstract: A method for manufacturing a SAW(Surface Acoustic Wave) filter wafer level package is provided to improve reliability of products by securing bonding strength between the SAW filter and a substrate through external electrodes. A method for manufacturing a SAW filter wafer level package(100) includes the steps of: forming a plurality of via holes along a virtual cutting line on upper and lower substrates(110,120); patterning an IDT(Inter Digital Transducer) electrode on an outer surface of the upper substrate; forming a plurality of conductive via holes through the lower substrate; electrically connecting the IDT electrode and the conductive via holes by bump balls; bonding the upper and lower substrates by a sealing unit(140) to isolate the IDT electrode from the outside; forming a plurality of concave units on the outer surfaces of the bonded upper and lower substrates by cutting the upper and lower substrates along the virtual cutting line; forming conductive side electrodes(138) in the concave units; and forming a plurality of lower end electrodes(136) extending from ends of the conductive side electrodes to a lower end of the lower substrate to be electrically connected to the conductive via holes.

Abstract translation: 提供了用于制造SAW（表面声波）滤波器晶片级封装的方法，以通过通过外部电极确保SAW滤波器和基板之间的接合强度来提高产品的可靠性。 一种用于制造SAW滤波器晶片级封装（100）的方法包括以下步骤：沿着上基板和下基板（110,120）上的虚拟切割线形成多个通孔; 在上基板的外表面上形成IDT（Inter数字传感器）电极; 通过下基板形成多个导电通孔; 通过凸块球电连接IDT电极和导电通孔; 通过密封单元（140）接合上和下基板以将IDT电极与外部隔离; 通过沿着虚拟切割线切割上下基板，在粘合的上基板和下基板的外表面上形成多个凹部单元; 在凹形单元中形成导电侧电极（138）; 以及形成从所述导电侧电极的端部延伸到所述下基板的下端的多个下端电极（136），以电连接到所述导电通孔。

公开(公告)号：KR100836652B1

公开(公告)日：2008-06-10

申请号：KR1020070022365

申请日：2007-03-07

Applicant: 삼성전기주식회사

Inventor： 박승욱 ,  김태훈 ,  최상현 ,  현정호 ,  김현호

IPC: H01L23/02 ,  H01L41/312

CPC classification number: H01L23/481 ,  H01L23/04 ,  H01L23/06

Abstract: A package using a piezoelectric wafer and a fabrication method thereof are provided to increase the manufacturing yield of the package by discharging electricity through a grounding means, and to simplify the manufacturing process by using a via being used as a grounding means. A pattern is formed on a piezoelectric wafer(S110). The pattern is grounded(S120). A cap wafer is bonded with the piezoelectric wafer by covering the pattern(S130). The grounding process is performed before the bonding process. And the grounding state is kept during the bonding process, so as to discharge charges generated in the bonding process.

Abstract translation: 提供使用压电晶片的封装及其制造方法，以通过将接地装置放电来提高封装的制造成品率，并且通过使用用作接地装置的通孔来简化制造工艺。 在压电晶片上形成图案（S110）。 图案接地（S120）。 通过覆盖图案将盖片与压电晶片接合（S130）。 在接合过程之前进行接地处理。 并且在接合过程中保持接地状态，以便放电在接合过程中产生的电荷。