-
公开(公告)号：KR1020160043393A
公开(公告)日：2016-04-21
申请号：KR1020140137719
申请日：2014-10-13
Applicant: 삼성전자주식회사
Inventor： 강태경
IPC: G06F3/033 , G06F3/0354
CPC classification number: G06F3/038 , G06F3/03545 , G06F3/0416 , G06F3/0488 , G06F3/04883 , G06F2203/04106 , G06F2203/04808
Abstract: 다양한실시예에따르면, 전자펜과관련한지정된이벤트발생에대응하여전자펜 운용과관련한입력영역을출력하는디스플레이, 상기입력영역을기반으로발생한특정이벤트에따라상기전자펜 운용과관련한기능을처리하는펜 기능처리모듈을포함하는전자장치및 이의운용방법을개시한다. 또한본 발명은다른다양한실시예도가능하다.
Abstract translation: 根据本发明的各种实施例，公开了一种电子设备及其操作方法。 电子装置包括：显示器，输出与电子笔操作相关的输入区域，对应于与电子笔有关的指定事件的发生; 以及笔功能处理模块，根据基于输入区域发生的特定事件来处理与电子笔操作有关的功能。 其他各种实施例是可能的。 本发明的目的是提供一种能够方便地处理电子笔操作的电子装置。
-
公开(公告)号：KR100725087B1
公开(公告)日：2007-06-04
申请号：KR1020000053911
申请日：2000-09-14
Applicant: 삼성전자주식회사
IPC: H01L21/768
Abstract: 동작 스피드를 개선하는 신호라인 배치구조를 가지는 반도체 장치는, 반도체 기판상에 적어도 2층이상으로 신호라인을 분리하여 배치하고 분리된 신호라인들 서로간을 복수의 비아콘택으로 연결하여 하나의 신호라인으로 기능토록 한 것을 특징으로 한다.
반도체 장치, 동작 스피드, 신호라인 배치구조, 비아콘택-
公开(公告)号：KR1020010001961A
公开(公告)日：2001-01-05
申请号：KR1019990021504
申请日：1999-06-10
Applicant: 삼성전자주식회사
Inventor： 강태경
IPC: H01L27/04
Abstract: PURPOSE: An electrostatic discharge(ESD) protection circuit of a semiconductor device is provided to reduce pin capacitance of a pad and a layout area by shortening a length of a drain region of a metal oxide semiconductor(MOS) transistor, and to easily vary a resistance value by forming a resistance element in a subsequent process. CONSTITUTION: An electrostatic discharge(ESD) protection circuit of a semiconductor device comprises a metal oxide semiconductor(MOS) transistor for the ESD protection, a signal line and a resistance element. The MOS transistor for the ESD protection has an active region and a gate electrode. The signal line includes a lower junction layer(54) of a low conductivity and an upper metal layer of a high conductivity, electrically connecting the active region of the MOS transistor and a pad through which an external signal is inputted/outputted. The resistance element is formed on the junction layer exposed by eliminating a part of the metal layer of the signal line.
Abstract translation: 目的：提供半导体器件的静电放电（ESD）保护电路，通过缩短金属氧化物半导体（MOS）晶体管的漏极区域的长度来减小焊盘的引脚电容和布局面积，并且容易地改变 在后续工序中形成电阻元件的电阻值。 构成：半导体器件的静电放电（ESD）保护电路包括用于ESD保护的金属氧化物半导体（MOS）晶体管，信号线和电阻元件。 用于ESD保护的MOS晶体管具有有源区和栅电极。 信号线包括低导电性的下结层（54）和高导电性的上金属层，电连接MOS晶体管的有源区和输入/输出外部信号的焊盘。 电阻元件通过消除信号线的金属层的一部分而在露出的接合层上形成。
-
公开(公告)号：KR1020000046449A
公开(公告)日：2000-07-25
申请号：KR1019980063134
申请日：1998-12-31
Applicant: 삼성전자주식회사
Inventor： 강태경
IPC: H01L21/027
CPC classification number: H01L27/0207
Abstract: PURPOSE: A method for performing semiconductor device layout is provided to minimize the process variation so as to reduce the variation in threshold voltages of transistors. CONSTITUTION: A method for performing semiconductor device layout includes following steps. At the first step, an active region for a plurality of transistors(P1,P2,P3,N1,N2,N3) which have respective first and second electrodes is allocated on a semiconductor substrate. At the second step, the gates of the plurality of transistors are allocated on the active region. At the third step, a plurality of dummy gates(DG1,DG2,DG3,DG4,DG5,DG6) are allocated on the semiconductor substrate spaced with the distance same to those of the gates of the transistors. At the fourth step, the length of the gates and the dummy gates are same. At least one of the gates according to the present invention further includes a common electrode which is connected on the semiconductor substrate.
Abstract translation: 目的：提供一种执行半导体器件布局的方法，以最小化工艺变化，以减少晶体管的阈值电压的变化。 构成：执行半导体器件布局的方法包括以下步骤。 在第一步骤中，在半导体衬底上分配用于具有各自的第一和第二电极的多个晶体管（P1，P2，P3，N1，N2，N3）的有源区。 在第二步骤中，多个晶体管的栅极被分配在有源区上。 在第三步骤中，在半导体衬底上分配多个虚拟栅极（DG1，DG2，DG3，DG4，DG5，DG6），其距离与晶体管的栅极的距离相同。 在第四步，门和虚拟门的长度相同。 根据本发明的至少一个栅极还包括连接在半导体衬底上的公共电极。
-
公开(公告)号：KR1019990057223A
公开(公告)日：1999-07-15
申请号：KR1019970077272
申请日：1997-12-29
Applicant: 삼성전자주식회사
IPC: G11C7/00
Abstract: 본 발명에 따른 반도체 장치는 데이터 입력 버퍼들을 포함하며, 상기 데이터 입력 버퍼들은 대응하는 입출력 패드들의 배열 간격에 관계없이 상호 인접하여 배열된다. 이로써, 상기 입력 버퍼들에 대한 신호 (예컨대, 제어 신호 및 클럭 신호 등)의 스큐 (skew)가 최소화된다. 그 결과, 입력 데이터의 셋업/홀드 시간의 마진이 향상될 뿐만 아니라, 상기 입력 버퍼들의 제어가 용이하다.
-
Patent Agency Ranking
公开(公告)号：KR100291384B1
公开(公告)日：2001-07-12
申请号：KR1019980063134
申请日：1998-12-31
Applicant: 삼성전자주식회사
Inventor： 강태경
IPC: H01L21/027
Abstract: 본 발명은 반도체 장치의 레이아웃 방법을 공개한다. 그 방법은 반도체 기판내에 형성된 적어도 하나이상의 제1전극과 제2전극을 가진 복수개의 트랜지스터들의 액티브 영역들을 배치하는 단계, 복수개의 액티브 영역들 각각의 적어도 하나이상의 제1전극과 제2전극의 사이에 위치하고 반도체 기판위에 소정의 폭과 길이를 가지는 적어도 하나이상의 동일 간격으로 분리된 게이트들을 배치하여 복수개의 트랜지스터들의 게이트들을 배치하는 단계, 및 복수개의 트랜지스터들의 분리된 게이트들의 간격과 동일 간격으로 복수개의 트랜지스터들의 사이(또는, 사이와 외부)에 소정의 폭과 길이를 가지고 반도체 기판위에 배치된 복수개의 더미 게이트들을 배치하는 단계로 이루어져 있다. 따라서, 트랜지스터들의 게이트들의 간격을 더미 게이트들을 사용하여 동일 간격으로 배치함으로써 공정 편차의 변화를 최소화할 수 있다. 그리고, 공정 편차의 변화가 최소화됨에 따라 트랜지스터들의 문턱전압의 변화를 줄임으로써 반도체 장치의 신뢰성을 향상시킬 수 있다.
-
-
公开(公告)号：KR1020020021202A
公开(公告)日：2002-03-20
申请号：KR1020000053911
申请日：2000-09-14
Applicant: 삼성전자주식회사
IPC: H01L21/768
Abstract: PURPOSE: A semiconductor device including a disposition structure of a signal line having an operation speed is provided to reduce a chip size or resistance value, by making at least two separated signal lines function as one signal line. CONSTITUTION: A signal line is separated into at least two layers, and the separated signal lines are disposed on a semiconductor substrate. The separated signal lines are connected by a plurality of via contacts(45) to function as one signal line. The signal line includes a titanium-based metal component or aluminum-based metal component, formed by a copper or tungsten damascence process.
Abstract translation: 目的：提供一种包括具有操作速度的信号线的配置结构的半导体器件，以通过使至少两条分离的信号线作为一条信号线来减小芯片尺寸或电阻值。 构成：将信号线分成至少两层，将分离的信号线配置在半导体基板上。 分离的信号线由多个通孔触点（45）连接，用作一个信号线。 信号线包括通过铜或钨二极管法形成的钛基金属成分或铝基金属成分。
-
公开(公告)号：KR1020000074604A
公开(公告)日：2000-12-15
申请号：KR1019990018654
申请日：1999-05-24
Applicant: 삼성전자주식회사
IPC: H01L27/04
Abstract: PURPOSE: An electrostatic discharge(ESD) protection apparatus is provided to efficiently prevent the ESD at a power supply voltage terminal, by supplying a discharge path composed of a vertical parasitic bipolar transistor between the power supply voltage terminal and a source voltage terminal. CONSTITUTION: A deep well(302) is formed on the substrate. A well is formed in the deep well. A pair of wells(304) of the second conductivity type is separated from each other in the direction of both sides of the well. A pair of the first high-density regions(310,312) of the first conductivity type is coupled to a power supply voltage terminal. A pair of the first high-density regions(314,316) of the second conductivity type is coupled to a source voltage terminal. At least the second high-density region(318,322,326) of the first conductivity type is coupled to the source voltage terminal. At least the third high-density region(320,324) of the first conductivity type is coupled to an input/output terminal, alternatively disposed with the second high-density region of the first conductivity type. At least one gate electrode(328,330,332,334) is coupled to the source voltage terminal, formed on the surface between the second and third high-density regions of the second conductivity type. A pair of the second high density regions of the second conductivity type are coupled to the source voltage terminal, separated from the pair of the wells of the first conductivity type on the surface of the second conductivity type.
Abstract translation: 目的：提供一种静电放电（ESD）保护装置，通过在电源电压端子和源极电压端子之间提供由垂直寄生双极晶体管组成的放电路径，有效地防止电源电压端子处的ESD。 构成：在衬底上形成深阱（302）。 深井形成井。 第二导电类型的一对孔（304）在井的两侧的方向上彼此分离。 第一导电类型的一对第一高密度区域（310,312）耦合到电源电压端子。 第二导电类型的一对第一高密度区域（314,316）耦合到源极电压端子。 至少第一导电类型的第二高密度区域（318,322,326）耦合到源极电压端子。 至少第一导电类型的第三高密度区域（320,324）被耦合到输入/输出端子，或者与第一导电类型的第二高密度区域配置。 至少一个栅电极（328,330,332,334）耦合到源电压端子，形成在第二导电类型的第二和第三高密度区域之间的表面上。 第二导电类型的一对第二高密度区域耦合到源电压端子，在第二导电类型的表面上与第一导电类型的一对阱分离。
-
公开(公告)号：KR100722309B1
公开(公告)日：2007-05-28
申请号：KR1020060006058
申请日：2006-01-20
Applicant: 삼성전자주식회사
Inventor： 강태경
IPC: H04B1/40
Abstract: 본 발명은 전자파 흡수율 저감 장치 및 그 장치를 포함한 이동통신단말기에 관한 것으로서, 본 발명의 전자파 흡수율 저감 장치는 인쇄회로기판을 구비한 메인-바디와, 엘.씨.디 모듈을 구비한 서브-바디를 구비한 이동통신단말기에 있어서, 상기 메인-바디와 상기 서브-바디를 회전가능하게 결합시키고 상기 이동통신단말기가 통화모드로 동작할 때 발생되는 전류의 반대방향으로 전류를 발생시키는 힌지부; 및 상기 힌지부에 흐르는 전류의 양을 제어하여 상기 이동통신단말기의 주파수 통과 특성을 조절하는 필터부를 포함하고, 본 발명의 이동통신단말기는 메인-바디와 서브-바디를 포함하는 이동통신단말기에 있어서, 상기 메인-바디에 포함된 인쇄회로기판; 상기 서브-바디에 포함된 엘.씨.디 패드; 상기 메인-바디와 상기 서브-바디를 회전가능하게 결합시키고 상기 이동통신단말기가 통화모드로 동작할 때 발생되는 전류의 반대 방향으로 전류를 발생시키는 힌지부; 및 상기 힌지부에 흐르는 전류의 양을 제어하여 상기 이동통신단말기의 주파수 통과 특성을 조절하는 필터부를 포함한다. 따라서 집중정수로 구성된 필터부를 이용하여 힌지에 흐르는 전류량을 제어함으로써 주파수 대역별로 서로 다른 통과 특성을 설정할 수 있다.
집중정수, 전자파 흡수율, 힌지, 폴더, 그라운드Abstract translation: 本发明涉及一种包括降低的吸收率装置和设备，本发明的吸收减少率装置具有基板主印刷电路的移动通信终端 - 具有二模块的子体和主体，埃尔种子 铰接单元，所述铰接单元可旋转地联接所述主体和所述子体并且产生与所述移动通信终端在通信模式下工作时产生的电流相反的方向上的电流; 本发明的移动通信终端包括主体和副体，其中，所述主体包括主体和副体， 包括在主体中的印刷电路板; 包含在子体中的ELDD垫; 铰接单元，其可旋转地联接所述主体和所述副体，并且以与当所述移动通信终端在通话模式下操作时产生的电流相反的方向产生电流; 以及通过控制在铰链单元中流动的电流量来控制移动通信终端的频率通过特性的滤波器单元。 因此，通过使用由集总整数构成的滤波器单元来控制流过铰链的电流量，可以为每个频带设定不同的通过特性。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.022 seconds)
