公开(公告)号：KR100261212B1

公开(公告)日：2000-07-01

申请号：KR1019960001296

申请日：1996-01-22

Applicant: 삼성전자주식회사

Inventor： 고광만 ,  위영진

IPC: H01L27/108

Abstract: PURPOSE: A method for manufacturing a capacitor of a semiconductor device is provided to improve the reliability of the capacitor by preventing the erosion of a high dielectric layer caused by a halogen element. CONSTITUTION: A lower electrode(140) for a capacitor is formed on a semiconductor substrate(110). A high dielectric layer(150) is formed on the resulted structure formed with the lower electrode(140). After introducing a silane gas into the high dielectric layer(150), an upper metal electrode layer(160) is formed by introducing a source gas into the high dielectric layer(150). The source gas includes a metal halogen material. Then, a doped polycrystalline silicon layer(170) is deposited on the upper metal electrode layer(160) so that an upper electrode layer is achieved. The high dielectric layer(150) includes tantalum oxide.

Abstract translation: 目的：提供一种用于制造半导体器件的电容器的方法，以通过防止由卤素元素引起的高电介质层的侵蚀来提高电容器的可靠性。 构成：在半导体衬底（110）上形成用于电容器的下电极（140）。 在由下电极（140）形成的所得结构上形成高介电层（150）。 在高介电层（150）中引入硅烷气体后，通过将源气体引入到高介电层（150）中而形成上金属电极层（160）。 源气体包括金属卤素材料。 然后，在上金属电极层（160）上沉积掺杂多晶硅层（170），从而实现上电极层。 高介电层（150）包括氧化钽。

公开(公告)号：KR100175030B1

公开(公告)日：1999-04-01

申请号：KR1019950047455

申请日：1995-12-07

Applicant: 삼성전자주식회사

Inventor： 고광만 ,  이상인

IPC: H01L21/3205

CPC classification number: H01L21/76865 ,  H01L21/28518 ,  H01L21/76843 ,  H01L21/76855

Abstract: 고내열 금속 배선 구조를 형성하는 방법 및 그 배선 구조에 대하여 기재되어 있다. 먼저, 반도체 소자의 활성 영역이 형성된 실리콘이 포함된 하부 도전층에 층간 절연층을 형성한 후, 층간 절연층을 부분적으로 제거하여 실리콘이 포함된 하부 도전층을 일부분 노출시키는 접촉 개구부를 형성한다. 이후, 그 결과물의 전면 상에 고융점 금속 화합물로 이루어진 반응 조절층 및 고융점 금속으로 이루어진 반응 금속층을 순차적으로 적층하거나 동일 장비에서(in-situ) 연속적으로 증착한 후, 열처리 공정을 진행하여 상기 접촉 개구부 저면의 실리콘이 포함된 하부 도전층 상에 오믹층(Ohmic Layer)을 형성한다. 반응 금속층만 또는 반응 금속층 및 반응 조절층을 제거하고, 여기에 고융점 물질로 각각 이루어진 확산 방지층 및 상부 도전층을 순차적으로 적층함으로써 고내열 금속 배선 구조를 형성할 수 있다. 반응 조절층은 후속되는 열처리 공정이 진행되는 동안, 예컨대 티타늄 실리사이드로 이루어진 오믹층(Ohmic Layer)이 균일하게 형성되도록 함으로써, 반도체 소자의 전기적 특성을 개선하고 더 나아가 반도체 소자의 집적화에 기여할 수 있는 효과가 있다.

公开(公告)号：KR1019980065732A

公开(公告)日：1998-10-15

申请号：KR1019970000845

申请日：1997-01-14

Applicant: 삼성전자주식회사

Inventor： 고광만

IPC: H01L27/108

Abstract: 본 발명은 커패시터의 제조 방법을 개시한다. 이는 반도체 기판 상에 콘택 홀을 형성하는 제 1 단계; 상기 콘택홀을 텅스텐(W)으로 메움으로써 플러그을 형성하는 제 2 단계; 상기 플러그의 표면에 내산화성 금속막을 형성하는 제 3 단계; 상기 플러그 상부에서 상기 플러그보다 크게 하부 전극을 형성하는 제 4 단계; 및 상기 하부 전극 상에 유전막과 상부 전극을 차례로 형성하는 제 5 단계로 이루어진다. 즉 플러그 상에 장벽층을 형성하는 공정을 생략하고 플러그의 구성 물질을 텅스텐으로 변경함으로써 장벽층으로 인한 문제점이 발생하지 않고, 또한 하부 전극을 단일막으로 형성함으로써 단차를 감소할 수 있다는 잇점이 있다.

公开(公告)号：KR1019950021086A

公开(公告)日：1995-07-26

申请号：KR1019930029057

申请日：1993-12-22

Applicant: 삼성전자주식회사

Inventor： 박영욱 ,  신유균 ,  고광만

IPC: H01L21/28

Abstract: 반도체 장치의 비트 라인 및 그 형성방법에 개시된다. 반도체 기판에 불순물 확산영역이 형성되어 있고, 상기 반도체기판 상에, 상기 불순물 확산영역의 일부를 노출시키는 콘택홀을 갖는 절연층이 형성되어 있다. 상기 절연층, 상기 콘택홀의 측면 및 콘택홀에 의해 노출된 상기 불순물 확산영역 상에 질화텅스텐(WN
x )으로 이루어진 배선층이 형성되어 있다. 상기 배선층 형성 공정을 PECVD 방법에 의해 수행된다. 비저항이 낮고, NMOS와 PMOS에서 동시에 사용할 수 있으며, 단하피복성이 양호하고, 후속 고온공정 수행시에도 산화막과의 반응에 대한 내성이 우수하며, 접촉저항 특성을 고온에서도 유지할 수 있고, 접촉구 표면의 실리콘과 반응하지 않는 비트라인 구조를 얻을 수 있다.

公开(公告)号：KR1019940016690A

公开(公告)日：1994-07-23

申请号：KR1019920024628

申请日：1992-12-17

Applicant: 삼성전자주식회사

Inventor： 배대록 ,  박선후 ,  고광만

IPC: H01L21/768

Abstract: 본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 선택적 텅스텐 화학기상증착 방법을 이용한 비아콘택플러그 형성방법에 있어서, 상기 선택적 텅스텐의 증착공정이 고온의 수소환원 반응공정과 저온의 SiH
4 환원반응공정의 2단계공정으로 이루어지는 것을 특징으로 한다.

公开(公告)号：KR1019970067874A

公开(公告)日：1997-10-13

申请号：KR1019960007740

申请日：1996-03-21

Applicant: 삼성전자주식회사

Inventor： 고광만

IPC: H01L27/108

Abstract: 반도체장치의 커패시터 형성방법이 개시되어 있다. 본 발명은 반도체기판 상에 하부전극을 형성하는 단계와 상기 하부전극의 표면에 유전막을 형성하는 단계와 상기 유전막 표면에 질소가 함유된 내산화성 금속막을 형성하는 단계와 상기 내산화성 금속막 전면에 플레이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 커패시터 형성방법을 제공한다. 본 발명에 의하면 유전막과 플레이트 전극 사이에 내산화성이면서 후속 열처리 온도에 따른 저항변화율이 작은 질소를 포함하는 내산화성 금속막을 형성함으로써 안정된 특성을 갖는 커패시터를 구현할 수 있다.

公开(公告)号：KR1019970030288A

公开(公告)日：1997-06-26

申请号：KR1019950042615

申请日：1995-11-21

Applicant: 삼성전자주식회사

Inventor： 최길현 ,  고광만 ,  박지순

IPC: H01L21/208

Abstract: 스퍼터링 타아게트 및 이를 이용한 스퍼터링 방법에 대하여 기재하고 있다. 본 발명은 반도체 소자의 박막 형성용 스퍼터링 타아게트에 있어서, 그라운드용 중앙 전극(Center Pole Piece); 상기 중앙 전극 및 각 구성 타아게트 간을 절연시키도록 상기 중앙 전극에 대해 동심형으로 형성된 2이상의 절연체; 및 상기 절연체에 의해절연되며, 각기 다른 성분의 물질로 이루어진 2이상의 동심형(Concentric) 구성 타아게트를 구비하는 것을 특징으로 하는 원뿔-도우넛(toroidal-conical)형 스퍼터링 타아게트 및 상기 원뿔-도우넛(toroidal-conical)형 스퍼터링 타아게이트의 구성타아게이트마다 각기 상이한 전력을 인가하여 다양한 조성의 박막을 얻는 것을 특징으로 하는 반도체 소자의 박막 형성방법을 제공한다. 따라서, 본 발명에 의하면 다양한 조성의 박막을 용이하게 형성할 수 있다.

公开(公告)号：KR1019950003364B1

公开(公告)日：1995-04-12

申请号：KR1019920023268

申请日：1992-12-04

Applicant: 삼성전자주식회사

Inventor： 박선후 ,  배대록 ,  고광만

IPC: C23C16/06

Abstract: The method comprises the steps of selective vapor depositing of tungsten in via contact of semiconductor device at 200-450 deg.C for 1-3 min. under 10-200 m torr, and exposing the deposited tungsten film in an air. The two steps are repeatly performed. The method prevents a selectivity loss generated in the tungsten depositing process.

Abstract translation: 该方法包括以下步骤：在200-450℃的半导体器件的经过接触中选择性地蒸镀钨，持续1-3分钟。 在10-200m乇下，并将沉积的钨膜暴露在空气中。 重复执行两个步骤。 该方法防止在钨沉积过程中产生的选择性损失。

公开(公告)号：KR1019940007989A

公开(公告)日：1994-04-28

申请号：KR1019920017296

申请日：1992-09-23

Applicant: 삼성전자주식회사

Inventor： 박선후 ,  고광만 ,  김영선

IPC: H01L21/28

Abstract: 본 발명은 선택텅스텐증착공정을 이용한 반도체장치의 비아콘택플러그(Via contact plug)형성방법에 관한 것이다.
본 발명은 선택적 텅스텐 화학기상증착방법을 이용한 반도체장치의 비아콘택택 플러그 형성방법에 있어서, 상기 선택적 텅스텐의 증착공정이 고온공정과 저온공정의 2단계공정으로 이루어지는 것을 특징으로 하는 반도체장치의 비아콘택 플러그 형성방법을 제공한다.
본 발명에 의하면, 선택성을 향상시키고 콘택저항을 개선시킬 수 있는 반도체장치의 비아콘택플러그 형성방법이 제공되므로 신뢰성 높은 반도체장치의 제조가 가능하게 된다.

公开(公告)号：KR100331541B1

公开(公告)日：2002-11-22

申请号：KR1019950009003

申请日：1995-04-17

Applicant: 삼성전자주식회사

Inventor： 고광만

IPC: H01L21/3205

Abstract: PURPOSE: A metallic wire formation method is provided to stabilize the contact resistance of the metallic wire by removing the insulating layer from the surface of the silicide layer through etching. CONSTITUTION: A contact hole(5) is formed at an interlayer dielectric(3) on a semiconductor substrate(1). The first fire-proof metallic layer is deposited onto the interlayer dielectric(3) with the contact hole(5). The first fire-proof metallic layer is heat-treated to thereby form a silicide layer(9) at the bottom of the contact hole(5). The non-reacted first fire-proof metallic layer is removed from the interlayer dielectric(3) with the contact hole(5). The insulating layer is removed from the surface of the silicide layer(9). A barrier metallic layer(12) to contact the silicide layer(9) through the contact hole(5), and the second fire-proof metallic layer(13) are sequentially deposited onto the interlayer dielectric(3). The barrier metallic layer(12) and the second fire-proof metallic layer(13) are processed through photolithography to thereby form a barrier metallic layer pattern and the second fire-proof metallic layer pattern.