公开(公告)号：KR100574916B1

公开(公告)日：2006-04-28

申请号：KR1019990019024

申请日：1999-05-26

Applicant: 삼성전자주식회사

Inventor： 노영실 ,  임종형 ,  김경무

IPC: G05F1/10

Abstract: 반도체 메모리 장치의 번인 테스트를 위한 승압 전위 검출 장치가 개시된다. 본 발명에 따른 반도체 메모리 장치의 번인 테스트를 위한 승압 전위 검출 장치는, 전원 전압과 제1노드 사이에 연결된 제1저항 및 제1노드와 접지 사이에 연결된 제2저항으로 구성되어 번인 테스트 모드에서 제2저항의 저항 값이 가변되며, 전원 전압을 제1저항과 제2저항의 저항 비에 상응하는 전압으로 분배하여 제1노드의 전위로서 출력하는 전압 분배 수단, 제2저항과 병렬 연결되고, 번인 테스트 모드에서 번인 모드 진입 신호에 응답하여 제2저항의 저항 값을 조절하는 저항 조정 수단, 및 제1노드의 전위를 입력으로 하여 소정 시간 지연시키고, 지연된 결과를 승압 전위 검출 신호로서 출력하는 지연 수단을 구비하고, 정상 모드와 번인 테스트 모드에서의 승압 전위 검출 레벨을 서로 다르게 설정해줌으로써 정상 동작 모드에 영향을 주지 않으면서 번인 테스트 시에 과도한 전기적 스트레스로 인해 생산성이 저하되는 문제를 개선할 수 있다는 효과가 있다.

公开(公告)号：KR100546416B1

公开(公告)日：2006-01-26

申请号：KR1020040052974

申请日：2004-07-08

Applicant: 삼성전자주식회사

Inventor： 오보영 ,  강상석 ,  김경무

IPC: G11C7/04

CPC classification number: H03K19/00369

Abstract: 다수개의 온도 감지기들을 구비하는 반도체 장치 및 이를 이용한 반도체 장치 제어방법이 제시된다. 상기 반도체 장치는 다수개의 뱅크들; 다수개의 제어 회로들; 및 다수개의 온도 감지기들을 구비하며, 상기 다수개의 온도 감지기들 각각은 상기 다수개의 뱅크들 중에서 대응되는 적어도 하나의 뱅크 주변에 위치하고, 상기 대응되는 적어도 하나의 뱅크 주위의 온도를 감지하고, 그 감지결과에 따른 감지신호를 출력하고, 상기 다수개의 제어 회로들 각각은 적어도 하나의 상기 감지신호에 기초하여 상기 다수개의 뱅크들 중에서 대응되는 뱅크의 동작을 제어하기 위한 적어도 하나의 제어신호를 대응되는 적어도 하나의 뱅크로 출력한다. 상기 적어도 하나의 제어신호의 발생지연은 상기 적어도 하나의 감지신호에 따라 결정된다. 상기 다수개의 온도 감지기들 각각은 자신들이 위치하는 주변의 온도를 정확하게 감지하고, 그 감지결과에 따른 감지신호를 대응되는 제어회로로 출력하므로, 각 제어회로는 상기 감지신호에 응답하여 대응되는 뱅크의 동작-예컨대, 데이터 기입 동작 또는 데이터 독출 동작-에 필요한 적어도 하나의 제어신호의 발생시기(예컨대, 인에이블 또는 디스에이블), 또는 상술한 각 신호의 마진을 정확하게 제어할 수 있으므로, 다수개의 온도 감지기들을 구비하는 반도체 장치는 온도변화에 안정적으로 동작할 수 있다.

公开(公告)号：KR1019980083832A

公开(公告)日：1998-12-05

申请号：KR1019970019306

申请日：1997-05-19

Applicant: 삼성전자주식회사

Inventor： 주재훈 ,  강상석 ,  김경무 ,  이진석

IPC: G11C29/00

Abstract: 테스트시 정정된 리던던시 셀의 리던던시 블록내의 위치를 인식할 수 있도록 하는 리던던시 구동회로가 개시된다.
정정 퓨즈 박스 및 회로부와, 리던던시 테스트 회로부, 및 정정 인식 퓨즈 및 회로부를 구비한 복수 개의 리던던시 박스와; 노아 게이트와; 인버터; 및 출력 드라이버를 구비하는 것을 특징으로하는 리던던시 구동 회로를 제공한다.
상기 정정 인식 퓨즈 및 회로부는 정정된 리던던시 셀의 위치를 인식하도록 한다.
상기 노아 게이트는 상기 복수 개의 리던던시 박스 각각으로부터 나온 복수 개의 정정 셀 어드레스 인식 신호를 입력으로한다.
상기 인버터는 상기 노아게이트에 접속되어 정정 인식 출력신호를 출력한다.
상기 출력 드라이버는 상기 정정 인식 출력신호에 응답하여 리던던시 셀 테스트 결과를 출력한다.

公开(公告)号：KR1019980076334A

公开(公告)日：1998-11-16

申请号：KR1019970013014

申请日：1997-04-09

Applicant: 삼성전자주식회사

Inventor： 김경무 ,  정창영 ,  강상석 ,  곽병헌

IPC: G11C5/14

Abstract: 본 발명은 전압 변환 회로에 관한 것으로서, 외부 전원 전압이 공급될 때 외부로부터 인가되는 기준 전압과 상기 내부 전원 전압을 비교한 신호를 출력하는 비교 회로와; 상기 신호에 응답하여 상기 외부 전원 전압으로부터 전원 라인으로 소정 전류를 공급하는 구동 회로와; 칩 활성화 신호에 동기된 소정 신호에 응답하여 상기 기준 전압과 동일하거나 그것보다 높은 레벨의 제어 신호를 발생하는 제어 회로로 이루어져 있다.

公开(公告)号：KR100518508B1

公开(公告)日：2005-11-29

申请号：KR1019970056437

申请日：1997-10-30

Applicant: 삼성전자주식회사

Inventor： 김홍범 ,  김경무 ,  김태석 ,  김부진

IPC: G11C11/406

Abstract: 자가 리프레쉬 모드를 구비하는 반도체 메모리 장치에 있어서, 자가 리프레쉬 모드에 진입하기 전에 스스로 상기 반도체 메모리 장치를 구성하고 있는 전 메모리 셀들에 대하여 리프레쉬 동작을 수행하도록 해당되는 회로들을 제어하는 제어부를 구비하는 반도체 메모리 장치가 개시되어 있다. 본 발명에 의하면, 전체 메모리 셀들에 대하여 자동적으로 리프레쉬 동작을 수행한 후 자가 리프레쉬 모드로 진입하므로, 자가 리프레쉬 모드 진입 후 별도의 타이밍이나 조작을 필요로 하지 않고 스스로 전체 메모리 셀들에 대하여 자동 리프레쉬 동작을 수행하도록 구성하여 자가 리프레쉬 모드 이전에 별도의 전체 메모리 셀에 대한 리프레쉬 동작을 수행하는 것을 필요로 하지 않는 효과를 가진다.

公开(公告)号：KR1019990034742A

公开(公告)日：1999-05-15

申请号：KR1019970056437

申请日：1997-10-30

Applicant: 삼성전자주식회사

Inventor： 김홍범 ,  김경무 ,  김태석 ,  김부진

IPC: G11C11/406

Abstract: 자가 리프레쉬 모드를 구비하는 반도체 메모리 장치에 있어서, 자가 리프레쉬 모드에 진입하기 전에 스스로 상기 반도체 메모리 장치를 구성하고 있는 전 메모리 셀들에 대하여 리프레쉬 동작을 수행하도록 해당되는 회로들을 제어하는 제어부를 구비하는 반도체 메모리 장치가 개시되어 있다. 본 발명에 의하면, 전체 메모리 셀들에 대하여 자동적으로 리프레쉬 동작을 수행한 후 자가 리프레쉬 모드로 진입하므로, 자가 리프레쉬 모드 진입 후 별도의 타이밍이나 조작을 필요로 하지 않고 스스로 전체 메모리 셀들에 대하여 자동 리프레쉬 동작을 수행하도록 구성하여 자가 리프레쉬 모드 이전에 별도의 전체 메모리 셀에 대한 리프레쉬 동작을 수행하는 것을 필요로 하지 않는 효과를 가진다.

公开(公告)号：KR100183848B1

公开(公告)日：1999-04-15

申请号：KR1019960015976

申请日：1996-05-14

Applicant: 삼성전자주식회사

Inventor： 강상석 ,  김경무 ,  주재훈 ,  곽병헌

IPC: G11C11/407

Abstract: 본 발명은 비트선의 프리차징 시간을 단축한 반도체 메모리 장치에 관한 것으로서, 비트선 부하와 프리차징 제어신호에 의해 제어되는 프리차징 트랜지스터를 구비하고, 블럭단위로 구성된 메모리 셀어레이를 공유하지 않는 프리차징 회로를 갖는 반도체 메모리 장치는 상기 메모리 셀어레이의 비트선쌍에 각각 연결되 캐패시터;, 상기 비트선쌍 사이에 직렬로 연결되어 프리차징 제어신호(øEQ1B)에 의해 제어되는 제1 및 제2 프리차징 트랜지스터를 더 포함한다.
따라서, 상술한 바와 같이 본 발명에 따른 비트선쌍 프리차징 시간을 단축한 반도체 메모리 장치는 메모리 셀어레이를 공유하는 비트선쌍과 공유하지 않는 비트선쌍의 프리차징회로를 다르게 구성함으로써, 프리차징 시간을 단축하여 반도체 메모리 장치의 특성을 개선하는 효과를 갖는다.

公开(公告)号：KR1019970076831A

公开(公告)日：1997-12-12

申请号：KR1019960015976

申请日：1996-05-14

Applicant: 삼성전자주식회사

Inventor： 강상석 ,  김경무 ,  주재훈 ,  곽병헌

IPC: G11C11/407

Abstract: 본 발명은 비트선의 프리차징 시간을 단축한 반도체 메모리 장치에 관한 것으로서, 비트선 부하와 프리차징 제어신호에 의해 제어되는 프리차징 트랜지스터를 구비하고, 블럭단위로 구성된 메모리 셀어레이를 공유하지 않는 프리차징 회로를 갖는 반도체 메모리 장치는 상기 메모리 셀어레이의 비트선쌍에 각각 연결된 캐패시터;, 상기 비트선쌍 사이에 직렬로 연결되어 프리차징 제어신호
에 의해 제어되는 제1 및 제2프리차징 트랜지스터를 더 포함한다. 따라서, 상술한 바와 같이 본 발명에 따른 비트선쌍 프리차징 시간을 단축한 반도체메모리 장치는 메모리 셀어레이를 공유하는 비트선쌍과 공유하지 않는 비트선쌍의 프리차징회로를 다르게 구성함으로써, 프리차징 시간을 단축하여 반도체 메모리 장치의 특성을 개선하는 효과를 갖는다.

公开(公告)号：KR100459684B1

公开(公告)日：2005-01-17

申请号：KR1019970019306

申请日：1997-05-19

Applicant: 삼성전자주식회사

Inventor： 주재훈 ,  강상석 ,  김경무 ,  이진석

IPC: G11C29/00

Abstract: PURPOSE: A redundancy driving circuit in a semiconductor memory device is provided to improve manufacturing yield by determining pass/fail situations by combining correction address information and redundancy cell test results. CONSTITUTION: Each of plural redundancy boxes receives internal address signals, redundancy cell test driving signals, and correction recognition driving signals and generates a word line driving signal and a correction cell address recognition signal. A NOR logic receives the correction cell address recognition signal generated at each of the redundancy boxes. An inverter generates a correction recognition output signal from the output of the NOR logic. The output driver outputs a redundancy cell test result in response to the correction recognition output signal.

公开(公告)号：KR100420086B1

公开(公告)日：2004-04-17

申请号：KR1019970013014

申请日：1997-04-09

Applicant: 삼성전자주식회사

Inventor： 김경무 ,  정창영 ,  강상석 ,  곽병헌

IPC: G11C5/14

Abstract: PURPOSE: A voltage conversion circuit of a semiconductor device is provided to improve a delay of a response period of an internal supply voltage according to the dip/overshooting of the internal supply voltage by using a control circuit. CONSTITUTION: A voltage conversion circuit of a semiconductor device includes a power line, a comparator, a driver, and a controller. The power line is used for transmitting an internal supply voltage. The comparator is used for comparing an external reference voltage with the internal supply voltage and outputting the first signal. The driver is used for supplying the predetermined current from an external power line to an internal power line in response to the fist signal. The controller(240) is used for generating a control signal equal to or more than the reference voltage in response to the second signal synchronized with a chip activation signal.