公开(公告)号：KR1020010084071A

公开(公告)日：2001-09-06

申请号：KR1020000008840

申请日：2000-02-23

Applicant: 삼성전자주식회사

Inventor： 전종선 ,  김제덕

IPC: H01L21/8239

Abstract: PURPOSE: A method for forming a self-aligned contact structure is provided to prevent a short-circuit between a gate electrode and a contact pad by reducing a damage of a gate pattern. CONSTITUTION: A gate electrode(202), a gate nitride layer(204), and a gate mask layer(206) are formed on a semiconductor substrate(200). A gate pattern(208) is formed by patterning the gate mask layer(206), the gate nitride layer(204), and the gate electrode(202). A gate spacer(210) is formed at a sidewall of the gate pattern(208). An interlayer dielectric(212) is formed on the whole surface of the semiconductor substrate(200). An upper surface of the gate pattern is exposed by etching and flattening the interlayer dielectric(212). A groove is formed by etching the interlayer dielectric(212) between the gate patterns(208). A contact pad(216) is formed by filling a conductive layer into the groove.

Abstract translation: 目的：提供一种用于形成自对准接触结构的方法，以通过减少栅极图案的损坏来防止栅电极和接触焊盘之间的短路。 构成：在半导体衬底（200）上形成栅电极（202），栅极氮化物层（204）和栅极掩模层（206）。 通过对栅极掩模层（206），栅极氮化物层（204）和栅电极（202）进行构图来形成栅极图案（208）。 栅极间隔物（210）形成在栅极图案（208）的侧壁处。 在半导体衬底（200）的整个表面上形成层间电介质（212）。 通过蚀刻来暴露栅极图案的上表面并使层间电介质（212）平坦化。 通过蚀刻栅极图案（208）之间的层间电介质（212）形成沟槽。 通过将导电层填充到沟槽中而形成接触焊盘（216）。

公开(公告)号：KR1020000008534A

公开(公告)日：2000-02-07

申请号：KR1019980028402

申请日：1998-07-14

Applicant: 삼성전자주식회사

Inventor： 최찬영 ,  김제덕

IPC: H01L21/304

Abstract: PURPOSE: The polishing head can prevent the occurrence of extraordinariness in the uniformity of a polished wafer by the extraordinariness of the interval between an inner projection and an outer projection of a porous plate. CONSTITUTION: The polishing head comprises: a pressure control apparatus performing the pumping operation; a circular porous plate(30) having a surface where many penetration holes are formed, and having a circular outer projection which is formed on the bottom edge and a circular inner projection formed by being separated from the outer projection; and a thin film which is positioned on the bottom of the porous plate and where a wafer to be polished by an air pressure transferred through the penetration hole of the porous plate by the driving of the pressure control apparatus. The separated distance between the inner projection and the outer projection of the porous plate is longer farther than a slope cutting distance around a flat zone of the wafer.

Abstract translation: 目的：抛光头可以通过多孔板的内部突起和外部突起之间的间隔的非凡性来防止抛光晶片的均匀性发生异常。 构成：抛光头包括：执行泵送操作的压力控制装置; 具有形成有多个贯通孔的表面的圆形多孔板（30），并且具有形成在底部边缘上的圆形外部突起和通过与外部突起分离形成的圆形内部突出部; 以及薄膜，其位于多孔板的底部，并且其中通过压力控制装置的驱动通过多孔板的穿透孔传递的气压被抛光的晶片。 内部突起和多孔板的外部突出部之间的分离距离比在晶片的平坦区域周围的斜坡切割距离更远。

公开(公告)号：KR1019990024817A

公开(公告)日：1999-04-06

申请号：KR1019970046183

申请日：1997-09-08

Applicant: 삼성전자주식회사

Inventor： 김제덕 ,  김현수 ,  박계선

IPC: H01L21/321

Abstract: 본 발명은 반도체 장치에 관한 것으로, 특히 화학 물리적 폴리슁 중 마이크로 스크래치 등의 웨이퍼 손상을 감소시키기 위한 화학 물리적 폴리슁용 슬러리 제조 장치에 관한 것이다. 슬러리 혼합장치는 슬러리 원액과 탈이온수를 혼합한다. 슬러리 침전장치는 슬러리 혼합장치에서 공급받은 희석된 슬러리를 침전시킨다. 슬러리 공급장치는 슬러리 침전장치에 침전되어 있는 희석된 슬러리를 공급받아 화학 물리적 폴리슁 장치로 공급한다. 화학 물리적 폴리슁 장치는 웨이퍼를 화학 물리적으로 폴리슁한다.

公开(公告)号：KR1020010054660A

公开(公告)日：2001-07-02

申请号：KR1019990055557

申请日：1999-12-07

Applicant: 삼성전자주식회사

Inventor： 최승국 ,  박일석 ,  김석현 ,  김제덕

IPC: G06F9/22

Abstract: PURPOSE: A system and a method for yielding process time of CMP(Chemical Mechanical Polishing) process are provided to calculate time consumed in process progress through computation by the system without calculating the process time by an operator. CONSTITUTION: A CMP process equipment(20) performs a polishing process of a wafer, receives condition data of process to be progressed and transmits present process progress state on occasion during wafer process and process completion report data after completion of the process. A front measuring equipment(10) and a rear measuring equipment(40) each arranged in front of and behind the CMP process equipment(20) measure on wafer after the process and before the process and transmit measured data respectively. A control server(30) has connection to the front measuring equipment(10) and the rear measuring equipment(40) via a network unilaterally, receives the measured data from the measuring equipments(10,40), has connection to the CMP process equipment(20) via a network bilaterally, transmits the condition data and receives data related to the process progress from the CMP process equipment(20) to set process progress condition and time of the CMP process equipment(20).

Abstract translation: 目的：提供一种制造CMP（化学机械抛光）工艺过程时间的系统和方法，以通过系统的计算来计算过程进程中消耗的时间，而不需要操作人员计算处理时间。 构成：CMP处理设备（20）执行晶片的抛光处理，接收处理过程的条件数据，并且在晶片处理和处理完成报告数据完成之后偶尔发送当前处理进度状态。 每个布置在CMP处理设备（20）的前面和后面的前测量设备（10）和后测量设备（40）在处理之后和处理之前在晶片上测量并分别发送测量数据。 控制服务器（30）经由网络单方面连接到前测量设备（10）和后测量设备（40），从测量设备（10,40）接收测量数据，具有连接到CMP处理设备 （20）经由网络双向传输条件数据并从CMP处理设备（20）接收与处理过程相关的数据，以设置CMP处理设备（20）的处理进度条件和时间。

公开(公告)号：KR1019960019488A

公开(公告)日：1996-06-17

申请号：KR1019940032122

申请日：1994-11-30

Applicant: 삼성전자주식회사

Inventor： 홍창기 ,  김제덕 ,  신홍재 ,  최지현

IPC: H01L21/027

Abstract: 반도체장치의 배선패턴 형성방법이 개시되어 있다. 마스크패턴을 사용하여 감광재료층과 제1배선물질층이 적층되어 있는 기판에 대해 포토에칭을 수행하여 제1배선패턴을 형성하되, 상기 마스크패턴의 패턴간격이 상기 제1배선패턴 배선선폭의 3배가 되도록 하는 한편, 상기 포토에칭시 상기 기판을 상기 제1배선물질층이 적층된 두께만큼 과도식각한다. 다음, 상기 과도식각된 결과물 전면에 균일한 두께의 절연막을 형성하고, 상기 절연막의 상부에 제2배선물질층을 적층한 후, 상기 제2배선물질층을 상기 제1배선패턴의 표면이 드러날 때가지 식각 또는 연마하여 제2배선패턴을 형성한다.

公开(公告)号：KR1019980073947A

公开(公告)日：1998-11-05

申请号：KR1019970009548

申请日：1997-03-20

Applicant: 삼성전자주식회사

Inventor： 김제덕 ,  송창룡 ,  고용선

IPC: H01L21/302

Abstract: CMP(Chemical Mechanical Polishing) 공정 후에 적용되는 웨이퍼 세정 방법에 관하여 개시한다. 본 발명에서는 CMP 공정을 거친 웨이퍼 표면에 순수 및 제1 화학 용액을 공급하는 동시에 브러시를 이용한 스크러빙 공정을 행하여 웨이퍼 표면을 세정한 후, 다시 웨이퍼의 표면에 제2 화학 용액을 공급하여 웨이퍼 표면을 세정한다.

公开(公告)号：KR1019980056103A

公开(公告)日：1998-09-25

申请号：KR1019960075367

申请日：1996-12-28

Applicant: 삼성전자주식회사

Inventor： 김제덕 ,  이상호

IPC: H01L21/30

Abstract: 반도체 제조 장치에 관하여 개시한다. 본 발명에 의한 CMP 장치는 웨이퍼에 하중을 가하기 위한 헤드와, 웨이퍼를 화학적 및 기계적으로 연마하기 위한 폴리싱 패드와, 상기 폴리싱 패드를 회전 가능하게 지지하기 위한 테이블과, 상기 폴리싱 패드상에 슬러리 또는 순수(純水)를 공급하기 위한 공급 노즐과, 상기 폴리싱 패드의 표면을 콘디셔닝하는 패드 콘디셔너와, 상기 폴리싱 패드를 세정하기 위한 패드 크리너를 갖춘다. 본 발명에 의하면, CMP 공정시에 발생되는 부산물에 의해 발생되는 웨이퍼 표면의 결함을 방지할 수 있다.

公开(公告)号：KR1019970018162A

公开(公告)日：1997-04-30

申请号：KR1019950032939

申请日：1995-09-29

Applicant: 삼성전자주식회사

Inventor： 김제덕

IPC: H01L21/304

Abstract: 트렌치에 매입되는 절연물의 평탄도를 개선하는 반도체소자의 제조방법이 개시된다.
본 발명의 반도체소자의 제조방법은 제1내연마층이 형성된 반도체기판을 식각하여 트렌치를 형성하는 제1공정; 상기 제1공정의 결과물에 반도체기판상의 가장 높이가 낮은 지역과 식각되지 않은 지역의 높이차 만큼의 높이를 갖는 절연층을 형성하는 제2공정; 상기 절연층상에 제2내연마층을 형성하는 제3공정 상기 제3공정의 결과물을 상기 제1연마층이 드러날 때까지 연마하는 제4공정을 포함함을 특징으로 한다.
본 발명에 따른 제조방법에 있어서는 트렌치형성 후에 주변지역에 형성된 내연마층의 밀도를 증가시킨 후 CMP연마를 실시함으로써 주변지역 하부의 반도체기판이 원치않게 연마되는 것을 방지하는 효과를 갖는다.

公开(公告)号：KR1020010055689A

公开(公告)日：2001-07-04

申请号：KR1019990056954

申请日：1999-12-11

Applicant: 삼성전자주식회사

Inventor： 김제덕

IPC: H01L21/302

Abstract: PURPOSE: A method for controlling chemical-mechanical polishing time(CMP) is provided to exactly control the CMP time of a lot to be machined at next time by using a function equation from which a CMP characteristic varying on the CMP process can be predicted. CONSTITUTION: A method for controlling chemical-mechanical polishing time(CMP) extracts a function equation between the amount Y of a CMP removed for the CMP time X. From a graph drawn by the extracted function equation, the first degree function equation such as Y="AX"+B(B is a constant of Y axis intercept) for a period in which the amount of CMP removed has a linear relation against the CMP time X is then defined and the intercept value B is obtained from the first degree function equation. The CMP time X1 applied to the previous lot by a CMP process equipment and the thickness Y1 of the film removed as a result of the CMP are measured. The rate of CMP removal A1 for the previous lot is calculated by substituting the CMP time X1, the thickness X1 and the intercept value B for the first degree function equation. A CMP time X2 of a current lot is calculated by substituting the difference Y1-Y2 between the thickness Y1 of the film removed from the previous lot and the thickness Y2 of a film to be removed of a current lot, the rate of CMP removed A1 and the intercept value B, for the first degree function equation. The current lot is processed by CMP process by setting the value X1+X2 in which the calculated CMP time X2 is added to the CMP time X1 as a running time of the CMP process equipment.

Abstract translation: 目的：提供一种控制化学机械抛光时间（CMP）的方法，通过使用可以预测在CMP过程中变化的CMP特性的函数方程来精确控制下次加工批次的CMP时间。 构成：用于控制化学机械抛光时间（CMP）的方法提取在CMP时间X中去除的CMP的量Y之间的函数方程。从由提取的函数方程绘制的图形中，第一度函数方程如Y 对于其中CMP去除量与CMP时间X具有线性关系的周期，则定义“AX”+ B（B是Y轴截距的常数），并且从第一度函数获得截距值B 方程。 通过CMP工艺设备施加到前一批次的CMP时间X1，并且测量作为CMP结果去除的膜的厚度Y1。 通过将CMP时间X1，厚度X1和截距值B代入第一度函数方程来计算前一批次的CMP去除率A1。 通过代替从前一批次去除的膜的厚度Y1与要清除的膜的厚度Y2之间的差Y1-Y2来计算当前批次的CMP时间X2，CMP的去除速率为A1 和截距值B，用于第一度函数方程。 通过将CMP处理设备的运行时间设置为将CMP计时时间X2加到CMP时间X1的值X1 + X2，通过CMP处理来处理当前批次。

公开(公告)号：KR100281891B1

公开(公告)日：2001-04-02

申请号：KR1019940032122

申请日：1994-11-30

Applicant: 삼성전자주식회사

Inventor： 홍창기 ,  김제덕 ,  신홍재 ,  최지현

IPC: H01L21/027

Abstract: 반도체장치의 배선패턴 형성방법이 개시되어 있다. 마스크패턴을 사용하여 감광재료층과 제1배선물질층이 적층되어 있는 기판에 대해 포토에칭을 수행하여 제1배선패턴을 형성하되, 상기 마스크패턴의 패턴간격이 상기 제1배선패턴 배선선폭의 3배가 되도록 하는 한편, 상기 포토에칭시 상기 기판을 상기 제1배선물질층이 적층된 두께만큼 과도식각한다. 다음, 상기 과도식각된 결과물 전면에 균일한 두께의 절연막을 형성하고, 상기 절연막의 상부에 제2배선물질층을 적층한 후, 상기 제2배선물질층을 상기 제1배선패턴의 표면이 드러날 때까지 식각 또는 연마하여 제2배선패턴을 형성한다.