公开(公告)号：KR1020000002834A

公开(公告)日：2000-01-15

申请号：KR1019980023771

申请日：1998-06-23

Applicant: 삼성전자주식회사

Inventor： 남기흠 ,  이양구

IPC: H01L21/22

CPC classification number: H01L21/67017 ,  C30B31/12

Abstract: PURPOSE: A diffusion equipment for a semiconductor manufacture is provided to improve a degree of a film uniformity forming on a semiconductor device and the durability of a diffusion route. CONSTITUTION: The diffusion equipment for a semiconductor manufacture comprises: a wafer boat carrying plural wafer(1); a diffusion route(4) forming an entrance(3); an air curtain(5) for blocking the inner and the outer parts of the diffusion route; an air curtain device for spraying gas to the entrance; a control unit(7) for controlling the air curtain device.

Abstract translation: 目的：提供用于半导体制造的扩散设备，以提高半导体器件上的膜均匀性形成程度​​和扩散路径的耐久性。 构成：用于半导体制造的扩散设备包括：承载多个晶片（1）的晶片舟; 形成入口（3）的扩散路径（4）; 用于阻挡扩散路径的内部和外部的气帘（5）; 用于向入口喷射气体的气帘装置; 用于控制气幕装置的控制单元（7）。

公开(公告)号：KR1020000001935A

公开(公告)日：2000-01-15

申请号：KR1019980022422

申请日：1998-06-15

Applicant: 삼성전자주식회사

Inventor： 남기흠 ,  한현

IPC: H01L21/68

Abstract: PURPOSE: A wafer transmit system is provided to place plural wafers on a wafer boat and to prevent the slip causing a crack on the wafer. CONSTITUTION: The wafer transmit system comprises: a wafer boat(20) placing by inclining plural wafers(2) to a certain angle; a transmission device(30) for transmitting the wafers(2) to the wafer boat(20) from a wafer cassette(3); and a control unit(40) for controlling the movement of the transmission device(30) by feeding the control signal to the transmission device(30).

Abstract translation: 目的：提供晶片传输系统以将多个晶片放置在晶片舟上，并防止滑动导致晶片上的裂纹。 构成：晶片传输系统包括：通过使多个晶片（2）倾斜一定角度放置的晶片舟（20）; 用于从晶片盒（3）将晶片（2）传送到晶片舟（20）的传输装置（30）; 以及控制单元（40），用于通过将控制信号馈送到发送装置（30）来控制发送装置（30）的移动。

公开(公告)号：KR1019990079109A

公开(公告)日：1999-11-05

申请号：KR1019980011515

申请日：1998-04-01

Applicant: 삼성전자주식회사

Inventor： 남기흠 ,  김태철

IPC: H01L21/20

Abstract: 반구형 결정입자를 형성시키는 수직형 확산로 내부에 로딩된 웨이퍼 보트가 일정 분당회전수를 갖도록 변속 회전시킴으로써 반구형 결정입자의 균일한 핵 형성 및 형성된 핵이 균일하게 성장할 수 있도록 한 반구형 결정입자 형성 방법이 개시되고 있다.
본 발명에 의하면 수직형 확산로와, 수직형 확산로 내부로 웨이퍼를 적재한 웨이퍼 보트를 로딩/언로딩하는 웨이퍼 엘리베이터와, 웨이퍼 엘리베이터에 설치되어 웨이퍼 보트를 소정 회전수로 회전시키는 웨이퍼 보트 회전부를 구비한 반구형 결정입자 제조 설비에 의한 반구형 결정입자 형성 방법에 있어서, 웨이퍼 엘리베이터에 웨이퍼 보트를 탑재한 후 수직형 확산로 내부의 온도를 균일하게 형성하고, 웨이퍼 보트를 웨이퍼 보트 회전부에 의하여 제 1 회전수로 회전시키는 단계와, 수직형 확산로 내부의 온도가 균일하게 형성되었을 때, 웨이퍼 보트를 핵 형성 공정에 필요한 제 2 회전수로 회전시킨 후, 핵 형성 공정을 수행하는 단계와, 핵 형성 공정 수행 단계 이후, 반구형 결정입자 성장을 위한 어닐링 공정을 수행하기 위하여 제 3 회전수로 회� �시키는 단계를 포함하는 것을 특징으로 한다.

公开(公告)号：KR1019990056776A

公开(公告)日：1999-07-15

申请号：KR1019970076787

申请日：1997-12-29

Applicant: 삼성전자주식회사

Inventor： 남기흠 ,  김채호

IPC: H01L21/68

Abstract: 본 발명은 상부와 하부를 일체형으로 제작하여 파티클의 발생을 방지하게 하는 반도체 웨이퍼 보트에 관한 것이다.
본 발명에 따른 반도체 웨이퍼 보트는, 히터에 의해 가열되는 석영관에 웨이퍼가 이송되어 상기 웨이퍼에 공정이 이루어지도록 상부에는 슬롯이 형성된 복수개 로드에 다수개의 웨이퍼가 적재되고, 하부에는 상기 웨이퍼에 가해지는 열에너지의 손실을 방지하도록 슬롯이 형성된 복수개 로드에 다수개의 열차단플레이트가 설치되는 반도체 웨이퍼 보트에 있어서, 상기 상부의 로드와 상기 하부의 로드 사이의 체결부를 제거한 형태로 상기 상부의 로드와 상기 하부의 로드가 일체를 이루는 것을 특징으로 한다.
따라서, 초기화 테스트의 목표치를 쉽게 달성하여 공정이 빠르게 진행되고, 파티클에 의한 웨이퍼불량을 감소시켜서 웨이퍼 수율을 증가시키며, 제작을 용이하게 하는 효과를 갖는다.

公开(公告)号：KR1019980048804A

公开(公告)日：1998-09-15

申请号：KR1019960067452

申请日：1996-12-18

Applicant: 삼성전자주식회사

Inventor： 남기흠 ,  박제응

IPC: H01L21/205

Abstract: 본 발명은 화학기상증착장치 등과 같은 공정챔버에 반응가스를 공급하기 위한 가스공급관을 통과하는 반응가스를 예열시킬 수 있는 예열장치에 관한 것이다.
본 발명에 따른 반도체 제조장치용 가스공급관의 예열장치는, 반응가스가 흐르는 가스공급관(2)의 외주면에 가열관(4)을 취부시키고, 내주면에 냉각관(6)이 취부된 외관(5)으로 상기 가열관(4)이 취부된 가스공급관(2)을 감싸서 이루어진다.
따라서, 공정챔버(1)에 공급되는 반응가스가 공정챔버(1)내로 유입되기 전에 미리 예열토록 함으로써 공정챔버(1) 내에서 최적의 반응조건을 형성할 수 있도록 하여 반도체 장치의 품질 및 수율을 향상시키는 효과가 있으며, 또한 반응가스의 예열에 의하여 파티클의 발생을 최소화하여 공정챔버(1)를 포함하는 가스공급관(2)들의 유지, 보수를 간편하게 하는 효과가 있다.

公开(公告)号：KR1019980022382A

公开(公告)日：1998-07-06

申请号：KR1019960041510

申请日：1996-09-21

Applicant: 삼성전자주식회사

Inventor： 남기흠 ,  유승일 ,  안웅관 ,  한현

IPC: H01L21/68

Abstract: 적어도 이단 이상의 다단형 선형부재로 이루어지는 이송부를 구비하여 전체 설비의 크기를 최소화시킬 수 있도록 개선시킨 반도체 웨이퍼 보트의 이송장치에 관한 것이다.
본 발명은, 웨이퍼가 적재되는 보트를 공정튜브의 내부로 이송시키는 이송부가 구비된 반도체 웨이퍼 보트의 이송장치에 있어서, 상기 이송부는 하단 및 상기 하단에 삽입인출되는 상단들로 구성되는 적어도 이단 이상의 다단형 선형부재로 이루어짐을 특징으로 한다.
따라서, 본 발명에 의하면 이송장치가 설비에서 차지하는 공간을 축소시켜 생산성을 극대화시켰고, 또한 최근의 추세에 맞게 이용할 수 있는 효과가 있다.

公开(公告)号：KR1019960042907A

公开(公告)日：1996-12-21

申请号：KR1019950013250

申请日：1995-05-25

Applicant: 삼성전자주식회사

Inventor： 남기흠 ,  정병효 ,  유규복 ,  박제응

IPC: H01L21/02

Abstract: 개방형(Open) 세라믹 핑거에서 잠금장치 역활을 부가하여 처지거나 빠지는 현상(sagging)방지용으로 더브테일 형상의 돌기와 인입홈이 형성되고 상기 각돌기와 인입홈에는 와이어 안착홈이 형성된 것을 특징으로 하는 폐쇄형(Close-Type) 세라믹 핑거를 제공하였다. 세라믹 핑거를 더브테일 형상의 폐쇄형(Closed type)으로 제작하여 처지거나 빠지는(sagging) 현상에 적절하게 대응할 수 있을 뿐만 아니라, 함유량 보강으로 내구성 향상 및 열 팽창에도 견딜 수 있도록 조치 하였으며 또한, 처지거나 빠지는(sagging) 현상이 저온 가열 용기(Low-Temp Heating Chamber)보다는 고온 가열 용기(High Temp Heating Chamber)에서 심하고 플랫 영역(Flat-Zone)보다는 양쪽 말단영역(END-Zone)쪽에서 집중 발생되며 특히 터미널 용접 부위가 더 심하므로 이에 따라 적절히 지지부재의 폭을 조절하여 세라믹 핑거를 제공할 수 있게 되었다.

公开(公告)号：KR1020060001714A

公开(公告)日：2006-01-06

申请号：KR1020040050871

申请日：2004-06-30

Applicant: 삼성전자주식회사

Inventor： 장승현 ,  김성진 ,  이재필 ,  김태헌 ,  최진우 ,  민은영 ,  남기흠

IPC: H01L21/66

CPC classification number: H01L22/34 ,  G01R31/2644

Abstract: 본 발명은 테스트 소자 그룹을 구비한 반도체소자를 제공한다. 상기 반도체소자는 스크라이브 래인 내에 테스트 소자 그룹을 갖는 반도체기판을 구비한다. 상기 스크라이브 래인은 반도체 웨이퍼의 단위칩들을 한정한다. 상기 반도체기판 상에 상기 테스트 소자 그룹을 덮도록 절연막이 배치된다. 상기 테스트 소자 그룹 양측의 상기 절연막 상부에 서로 이격되도록 배치되고, 상기 절연막을 통해 노출된 상부면들을 갖는 제1 상부패드 및 제2 상부패드가 배치된다. 상기 제1 상부패드 및 상기 제2 상부패드 사이의 상기 절연막 상부에 배치되고, 상기 절연막을 통해 노출된 상부면을 갖는 더미 패턴이 배치된다. 상기 제1 상부패드 및 제2 상부패드 하부의 상기 절연막 내에 각각 서로 이격되도록 배치된 제1 하부패드 및 제2 하부패드를 포함한다.

公开(公告)号：KR1020040072010A

公开(公告)日：2004-08-16

申请号：KR1020030007940

申请日：2003-02-07

Applicant: 삼성전자주식회사

Inventor： 장승현 ,  남기흠 ,  김성진

IPC: H01L21/027

CPC classification number: G03F1/00 ,  G03F1/70

Abstract: PURPOSE: A photomask set for forming a multilayered interconnection is provided to prevent pattern defects of a photoresist layer caused by concentration of reflected light by including the first photomask for forming a lower interconnection and the second photomask for forming an upper interconnection. CONSTITUTION: The first photomask has a plurality of lower mask layer patterns(200a,200b,200c) that are formed in parallel with each other on the first transparent substrate. The ends of the lower mask layer patterns cross the lower mask layer patterns. The second photomask has a plurality of upper mask layer patterns(400a,400b,400c) that overlap the lower mask layer patterns and are formed on the second transparent substrate. At least one of the upper mask layer patterns extend to cross the end of the lower mask layer pattern overlapping the upper mask layer pattern.

Abstract translation: 目的：提供一种用于形成多层互连的光掩模组，以防止通过包括用于形成下互连的第一光掩模和用于形成上互连的第二光掩模而引起的反射光浓度引起的光致抗蚀剂层的图案缺陷。 构成：第一光掩模具有在第一透明基板上彼此平行地形成的多个下掩模层图案（200a，200b，200c）。 下掩模层图案的端部穿过下掩模层图案。 第二光掩模具有与下掩模层图案重叠并形成在第二透明基板上的多个上掩模层图案（400a，400b，400c）。 上掩模层图案中的至少一个延伸以跨越与上掩模层图案重叠的下掩模层图案的端部。

公开(公告)号：KR100303918B1

公开(公告)日：2001-11-30

申请号：KR1019970066717

申请日：1997-12-08

Applicant: 삼성전자주식회사

Inventor： 남기흠 ,  한현 ,  박제응

IPC: H01L21/00

Abstract: PURPOSE: A fabrication method of a capacitor of a semiconductor device is provided to decrease a manufacturing time by preventing an exposure of a wafer to surroundings using only one capacitor manufacture equipment without several cleansing steps. CONSTITUTION: An HSG(Hemi Spherical Grain) is formed on a surface of a capacitor lower electrode in a first processing chamber(52). An HSG formed wafer is transferred to a second processing chamber(50) through a load lock chamber(48) in which a vacuum condition is kept. An annealing is performed on the wafer in the second processing chamber(50). After the condition of the second processing chamber(50) is changed, a dielectric is formed on the capacitor lower electrode by IS(In-Situ). The dielectric has an oxide and a nitride layer sequentially formed. The annealing is performed on a phosphine gas condition. All the processing step are performed in one capacitor manufacturing equipment.