中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

9 records (took 0.023 seconds)

    소스/드레인들 상의 전도성 콘택들을 포함하는 반도체 소자들을 형성하는 방법들
    2.
    发明公开
    소스/드레인들 상의 전도성 콘택들을 포함하는 반도체 소자들을 형성하는 방법들 审中-实审
    在源极/漏极上形成包含导电接触的半导体器件的方法

    公开(公告)号：KR1020170042204A

    公开(公告)日：2017-04-18

    申请号：KR1020150161303

    申请日：2015-11-17

    Applicant: 삼성전자주식회사

    Inventor： 키틀,조지에이. ,  헤지,가네시 ,  센구프타,르윅 ,  오브라도빅,보르나제이. ,  로더,마크에스.

    IPC: H01L29/78

    CPC classification number: H01L29/665 ,  H01L21/28512 ,  H01L21/28518 ,  H01L21/76843 ,  H01L23/485 ,  H01L29/165 ,  H01L29/41725 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7848

    Abstract: 반도체소자를형성하는방법들이개시된다. 방법들은기판상에복수의핀 형상의채널들을형성하는것, 복수의핀 형상의채널들을가로지르는게이트구조체를형성하는것, 게이트구조체의일 측에인접하는소스/드레인을형성하는것을포함할수 있다. 소스드레인은복수의핀 형상의채널들을가로지를수 있고, 복수의핀 형상의채널들과전기적으로연결될수 있다. 방법들은또한, 소스/드레인의상부표면상에금속층을형성하는것 및소스/드레인과대향되는금속층 상에전도성콘택을형성하는것을포함할수 있다. 전도성콘택은금속층의길이방향을따라제 1 길이를갖고, 제 1 길이는금속층의길이방향을따른금속층의제 2 길이보다적을수 있다.

    Abstract translation: 公开了形成半导体器件的方法。 该方法可以包括在衬底上形成多个鳍形沟道，横跨多个pin形沟道形成栅极结构，在栅极结构的一侧形成源极/漏极。 源极漏极可以穿过多个针形通道并且可以电连接到多个针形通道。 该方法还可以包括在源极/漏极外延层上形成金属层并且在与源极/漏极相对的金属层上形成导电接触。 导电触点可以具有沿着金属层的长度的第一长度，并且第一长度可以小于沿金属层的长度的金属层的第二长度。

    감소된 결함들을 갖는 완화된 반도체 층들 및 그 제조 방법
    3.
    发明公开
    감소된 결함들을 갖는 완화된 반도체 층들 및 그 제조 방법 审中-实审
    具有减少缺陷的松散的半导体层及其形成方法

    公开(公告)号：KR1020160128246A

    公开(公告)日：2016-11-07

    申请号：KR1020160052142

    申请日：2016-04-28

    Applicant: 삼성전자주식회사

    Inventor： 왕,웨이-이 ,  로더,마크에스. ,  헤지,가네시 ,  보윈,크리스토퍼

    IPC: H01L21/28 ,  H01L21/02 ,  H01L21/768 ,  H01L21/203 ,  H01L21/205

    CPC classification number: H01L29/7848 ,  H01L21/02381 ,  H01L21/02433 ,  H01L21/0245 ,  H01L21/02513 ,  H01L21/02532 ,  H01L21/02639 ,  H01L21/0265 ,  H01L21/3081 ,  H01L21/764 ,  H01L29/045 ,  H01L29/161

    Abstract: 실리콘게르마늄층을형성하는방법들은실리콘기판상에 SiGe의에피택시얼층을형성하되, 상기 SiGe의에피택시얼층은실리콘상의 SiGe내에관통전위들이형성되는임계두께(hc)보다작은두께를가지는것; 상기 SiGe의에피택시얼층을식각하여상기 SiGe의에피택시얼층 내에트렌치를정의하는 SiGe필라들을형성하되, 상기트렌치는높이와너비를가지며, 상기트렌치는적어도 1.5 이상의너비에대한높이의종횡비를가지는것; 및상기 SiGe필라들의상부들로부터 SiGe의서스펜디드층을에피택시얼하게성장시키되, 상기 SiGe의서스펜디드층은상기트렌치내의그리고상기 SiGe의서스펜디드층의아래의에어갭을정의하는것을포함한다.

    Abstract translation: 形成硅锗层的方法包括在硅衬底上形成Si1-xGex的外延层，其中Si1-xGex的外延层的厚度小于在Si1中形成穿透位错的临界厚度hc -xGex硅; 蚀刻Si1-xGex的外延层以形成在Si1-xGex的外延层中限定沟槽的Si1-xGex柱，其中沟槽具有高度和宽度，其中沟槽具有高度与宽度的长宽比at 至少1.5; 并从Si1-xGex柱的上部外延生长Si1-xGex的悬浮层，其中悬浮层在Si1-xGex的悬浮层下方的沟槽中限定气隙。

    스트레인이 가해진 적층 나노시트 전계 효과 트랜지스터 및/또는 양자 우물 적층 나노시트
    4.
    发明公开
    스트레인이 가해진 적층 나노시트 전계 효과 트랜지스터 및/또는 양자 우물 적층 나노시트 审中-实审
    应变堆叠的纳米晶体管和/或量子堆积的纳米硅片

    公开(公告)号：KR1020160047409A

    公开(公告)日：2016-05-02

    申请号：KR1020150146731

    申请日：2015-10-21

    Applicant: 삼성전자주식회사

    Inventor： 해처,라이언엠. ,  보웬,로버트씨. ,  로더,마크에스. ,  오브라도빅,보르나제이. ,  홍준구

    IPC: H01L21/8238 ,  H01L29/06 ,  H01L21/20 ,  H01L21/3213 ,  H01L21/311 ,  H01L21/302

    CPC classification number: H01L21/823807 ,  H01L21/823828 ,  H01L29/0665 ,  H01L29/0673 ,  H01L29/20 ,  H01L29/22 ,  H01L29/42392 ,  H01L29/66484 ,  H01L29/775 ,  H01L29/7847

    Abstract: 이축스트레인을가한나노시트를제조하는방법이제공된다. 본발명의실시예들에따른제조방법은: 하나이상의주기들(periods)을갖는에피택시얼결정성초기초격자(epitaxial crystalline initial superlattice)를성장시키되, 상기주기들의각각은적어도활성물질층, 제1 희생물질층, 및제2 희생물질층의세 층을포함하고, 상기제1 및제2 희생물질층들은서로다른물성을갖는것; 상기적어도하나이상의주기들의각각내에서, 상기활성물질층들의각각을상기제1 및제2 희생물질층들사이에위치시키되, 상기제1 및제2 희생물질층들의격자상수는상기활성물질층의격자상수와다르고, 또한상기활성물질층에이축스트레스(biaxial stress)를가하는것; 추가공정을진행하기위하여,상기제1 희생물질층들을선택적으로식각함으로써상기활성물질층들의제1 면을노출시키되, 상기제2 희생물질층들에의하여상기활성물질층들내의이축스트레인은유지되는것; 및추가공정을진행하기위하여, 상기제2 희생물질층들을선택적으로식각함으로써상기활성물질층들의제2 면을노출시키는것을포함한다.

    Abstract translation: 提供了制造双轴应变纳米片的方法。 根据本发明的实施例的制造方法包括：生长具有一个或多个周期的外延晶体初始超晶格，每个周期包括至少三层活性材料层，第一牺牲材料层和第二牺牲材料 第一和第二牺牲材料层具有不同的材料性质; 在一个或多个周期的每一个中，将每个活性材料层放置在第一和第二牺牲材料层之间，其中第一和第二牺牲材料层的晶格常数不同于活性材料层的晶格常数并施加双轴 对活性物质层的应力; 选择性地蚀刻第一牺牲材料层以用于附加工艺，以暴露活性材料层的第一表面并通过第二牺牲材料层保持活性材料层中的双轴应力; 以及选择性地蚀刻所述第二牺牲材料层用于附加工艺，以暴露所述活性材料层的第二表面。

    핀 전계 효과 트랜지스터 형성 방법 및 집적 회로 소자
    5.
    发明公开
    핀 전계 효과 트랜지스터 형성 방법 및 집적 회로 소자 审中-实审
    形成FINFET和集成电路器件的方法

    公开(公告)号：KR1020150126310A

    公开(公告)日：2015-11-11

    申请号：KR1020150062611

    申请日：2015-05-04

    Applicant: 삼성전자주식회사

    Inventor： 오브라도빅,보르나제이. ,  보윈,로버트씨. ,  로더,마크에스.

    IPC: H01L29/78

    Abstract: 본발명은핀펫을형성하는방법들을제공하고, 본발명의일 실시예에따른핀펫형성방법은기판상에인듐(In)을포함하는핀 형상의채널영역을형성하는것, 상기기판상에상기채널영역과인접하게딥 소스/드레인영역을형성하는것, 상기채널영역과상기딥 소스/드레인영역사이에소스/드레인확장영역을형성하는것을포함하고, 상기소스/드레인확장영역의대향하는측벽들은각각상기채널영역과상기딥 소스/드레인영역에접촉할수 있으며, 상기소스/드레인확장영역은약 0.3 내지 0.5의범위를갖는 y를포함하는 InGaAs을포함할수 있다.

    Abstract translation: 本发明涉及形成FinFET的方法。 根据本发明的实施例，FinFET形成方法包括在衬底上形成包括铟的鳍状沟道区域的步骤; 在衬底上形成与沟道区相邻的深源/漏区的步骤; 以及在沟道区域和深源极/漏极区域之间形成源极/漏极扩展区域的步骤。 源极/漏极扩展区域的侧壁与沟道区域和深源极/漏极区域接触。 源极/漏极扩展区域包括In y Ga 1-y As，其包括y在0.3至0.5的范围内。

    스트레인을 갖는 적층된 나노시트 FET들 및/또는 양자 우물이 적층된 나노시트
    8.
    发明公开
    스트레인을 갖는 적층된 나노시트 FET들 및/또는 양자 우물이 적층된 나노시트 审中-实审
    堆叠纳米片场效应晶体管的应变和/或纳米片堆叠量子阱

    公开(公告)号：KR1020170046560A

    公开(公告)日：2017-05-02

    申请号：KR1020160026261

    申请日：2016-03-04

    Applicant: 삼성전자주식회사

    Inventor： 키틀,조지에이. ,  오브라도빅,보르나제이. ,  보윈,로버트씨. ,  로더,마크에스.

    IPC: H01L29/06 ,  H01L21/306 ,  H01L21/3213 ,  H01L21/8234 ,  H01L21/203

    CPC classification number: H01L29/0669 ,  H01L21/0245 ,  H01L21/02463 ,  H01L21/02466 ,  H01L21/02505 ,  H01L21/02532 ,  H01L21/02546 ,  H01L21/02549 ,  H01L29/0665 ,  H01L29/1054 ,  H01L29/7781 ,  H01L29/7782 ,  H01L29/7783

    Abstract: 하나이상의서브-스택들을갖는나노시트스택구조를제조하는방법이제공된다. 상기방법은상기하나이상의서브-스택들을위한에피택시결정질의추기스택을성장시키되, 상기서브-스택들의각각은희생층, 서로다른물질특성들을갖는제1 및제2 비희생층들을포함하고, 상기비희생층들은전체제조공정동안준안정성에관련된열역학적(thermodynamic) 또는동역학적(kinetic) 임계두께이하로주어지고, 상기희생층은상기서브-스택들의각각의위 또는아래에만배치되고, 상기서브-스택들의각각은상기희생층을사용하여위 또는아래의인접한서브-스택에연결되고; 상기희생층의선택적제거후에남겨진나노시트들을지지하도록에피택시결정질의스택의양단에필라구조들이형성되도록나노시트장치들의제조공정을진행하고; 그리고상기비희생층들에대하여상기희생층을선택적으로제거하여, 상기스택에남겨진상기비희생층들은상기필라구조들에의하여고정되도록하고, 상기희생층의제거후 상기서브-스택들의각각은상기비희생층들을포함한다.

    Abstract translation: 提供了制造具有一个或多个子堆叠的纳米片堆叠结构的方法。 该方法包括为一个或多个子堆叠生长外延晶体质量一次写入堆叠，每个子堆叠包括牺牲层，具有不同材料特性的第一和第二非牺牲层， 在整个制造过程期间，牺牲层设置在与亚稳态相关的热力学或动力学临界厚度以下，并且牺牲层仅设置在每个子叠层的上方或下方， 每个使用牺牲层连接到上方或下方的相邻子叠层; 继续制造纳米片器件，使得在外延晶体材料的堆叠的两端形成柱结构以在选择性移除牺牲层之后支撑剩余的纳米片; 并且相对于非牺牲层选择性地去除牺牲层，使得保留在堆叠中的牺牲层被柱结构固定，并且在去除牺牲层之后， 非牺牲层。

Patent Agency Ranking