公开(公告)号：KR1019980045093A

公开(公告)日：1998-09-15

申请号：KR1019960063254

申请日：1996-12-09

Applicant: 삼성전자주식회사

Inventor： 석종욱 ,  박진호 ,  신봉주 ,  문경섭

IPC: H01L21/335

Abstract: 본 발명에 의한 반도체소자 제조방법은 게이트 전극이 구비된 반도체기판 상에 산화막을 형성하는 공정 및; 상기 산화막을 식각하여, 상기 게이트 전극과 기판 상에 임의의 두께의 산화막이 잔존하도록, 게이트 전극의 측벽에 스페이서를 형성하는 공정으로 이루어져, ① EPD 시스템(endpoint detection system)을 이용하여 산화막 식각공정을 실시해주므로써, 산화막의 두께 차이에 의한 광학적 파장(optical wavelength) 변화로 식각율을 일정하게 제어할 수 있게 되어, 기존의 산화막 식각공정에서 야기되던 시각율 쉬프트(etch rate shift) 현상을 방지할 수 있게 되고, ② 둘째 스페이서 형성시 게이트 전극 위에도 산화막이 잔존하도록 식각공정을 실시하므로써, 소오스/드레인을 형성하기 위한 불순물 이온주입 공정시 야기되던 게이트 전극 표면에서의 카운터 및 과도한 중복 도핑 현상을 방지할 수 있으며, ③ 셋째 카운터 및 과도한 중복 도핑 현상으로 인해 유발되던 쉬트 � �지스턴스 쉬프트(sheet resistance shift) 현상을 억제할 수 있게 된다.

公开(公告)号：KR1020040028223A

公开(公告)日：2004-04-03

申请号：KR1020020059359

申请日：2002-09-30

Applicant: 삼성전자주식회사

Inventor： 문경섭 ,  이은기 ,  박영렬

IPC: H01L21/316

Abstract: PURPOSE: A semiconductor device having an inter multi-dielectric layer and manufacturing method thereof are provided to be capable of preventing the contact between the first material for forming the first interlayer dielectric and the second material used in a via hole forming process. CONSTITUTION: A plurality of metal lines(101) are formed at the upper portions of a substrate. The first interlayer dielectric(102) is formed at the upper portion of the resultant structure for enclosing the first metal lines, The first interlayer dielectric is etched for exposing the upper surface of each metal line. The second interlayer dielectric(103) is formed at the upper portion of the first interlayer dielectric. A via(104) is formed through the second interlayer dielectric for contacting the first metal line. The second metal line(105) is formed at the upper portion of the second interlayer dielectric for contacting the via.

Abstract translation: 目的：提供具有多层电介质层的半导体器件及其制造方法，以能够防止用于形成第一层间电介质的第一材料与通孔形成工艺中使用的第二材料之间的接触。 构成：在基板的上部形成多个金属线（101）。 第一层间电介质（102）形成在所得结构的上部，用于封闭第一金属线。蚀刻第一层间电介质以暴露每个金属线的上表面。 第二层间电介质（103）形成在第一层间电介质的上部。 通过第二层间电介质形成通孔（104），用于接触第一金属线。 第二金属线（105）形成在用于接触通孔的第二层间电介质的上部。

公开(公告)号：KR1020040011686A

公开(公告)日：2004-02-11

申请号：KR1020020044729

申请日：2002-07-29

Applicant: 삼성전자주식회사

Inventor： 김윤식 ,  김태욱 ,  문경섭

IPC: H01L21/28

Abstract: PURPOSE: A method for forming a contact of a semiconductor device is provided to prevent a not-open phenomenon of a butting contact region by using an etch stop layer and an etch stop gas to perform an over-etch process. CONSTITUTION: A gate electrode(14) is formed on a substrate(10) having a filed oxide layer(12). An etch stop layer is uniformly formed on the substrate(10) including the gate electrode(14). An insulating layer is formed on the etch stop layer. The etch stop layer is exposed by etching the insulating layer. An active contact(24) for exposing an active region, a gate poly contact(26) for exposing the gate electrode(14), and a butting contact(22) for exposing a sharing region between the active region and the gate electrode are formed by etching the etch stop layer.

Abstract translation: 目的：提供一种用于形成半导体器件的接触的方法，以通过使用蚀刻停止层和蚀刻停止气体来执行过蚀刻工艺来防止对接接触区域的不开放现象。 构成：在具有氧化物层（12）的衬底（10）上形成栅电极（14）。 在包括栅极（14）的基板（10）上均匀地形成蚀刻停止层。 在蚀刻停止层上形成绝缘层。 通过蚀刻绝缘层来暴露蚀刻停止层。 形成用于暴露有源区的有源触点（24），用于暴露栅极（14）的栅极聚触点（26）和用于暴露有源区和栅电极之间的共享区域的对接触点（22） 通过蚀刻蚀刻停止层。

公开(公告)号：KR1020060090093A

公开(公告)日：2006-08-10

申请号：KR1020050011306

申请日：2005-02-07

Applicant: 삼성전자주식회사

Inventor： 김응관 ,  문경섭 ,  김영방

IPC: H01L21/336

CPC classification number: H01L21/28026 ,  H01L21/28247 ,  H01L21/76877

Abstract: 게이트 패턴 형성 방법{METHOD OF FORMING GATE PATTERN}을 제공한다. 이 방법은 반도체 기판 상에 산화막 패턴을 형성하고, 상기 산화막 패턴에 그루브를 형성하는 것을 포함한다. 그루브에 노출된 산화막 패턴의 측벽에 패시베이션층을 형성한다. 또한, 노출된 반도체 기판 상에는 게이트 절연막을 형성한다. 계속해서, 그루브 내에 게이트 도전막을 채우고 산화막 패턴을 제거하여 게이트 패턴을 형성한다.
다마신, 게이트, 패시베이션

公开(公告)号：KR1020050055130A

公开(公告)日：2005-06-13

申请号：KR1020030088066

申请日：2003-12-05

Applicant: 삼성전자주식회사

Inventor： 문경섭 ,  전병구 ,  황보영범 ,  양태호 ,  김응관

IPC: H01L21/027

Abstract: 본 발명은 반도체 소자의 실리콘층 패터닝 방법을 제공한다. 실리콘층 상에 감광막 패턴을 형성하고, 감광막 패턴을 마스크로 사용하여 실리콘층을 식각하여 실리콘 패턴을 형성한 후에, 감광막 패턴을 제거한다. 이어서, 암모니아 및 과산화수소를 포함하는 용액을 사용하는 후처리 공정을 수행한다. 이에 따라, 실리콘 패턴의 폭을 요구하는 타겟에 충족시킬 수 있다.

公开(公告)号：KR100242944B1

公开(公告)日：2000-02-01

申请号：KR1019960063254

申请日：1996-12-09

Applicant: 삼성전자주식회사

Inventor： 석종욱 ,  박진호 ,  신봉주 ,  문경섭

IPC: H01L21/335

Abstract: 본 발명에 의한 반도체소자 제조방법은 게이트 전극이 구비된 반도체기판상에 두께가 상이한 고온산화막을 형성하는 공정, 이 고온산화막을 식각하여, 게이트 전극의 상부, 게이트 전극의 측부 및 기판의 상부를 커버하는 스페이서를 형성하는 공정으로 이루어진다.
이러한 본 발명에서는 스페이서의 전구체인 고온산화막을 게이트 전극 및 기판의 상부에 상이한 두께로 형성시켜, 스페이서의 형성공정에 이른바, ″식각종료점 검출시스템″이 탄력적으로 도입될 수 있도록 유도함으로써, 최종 형성되는 스페이서의 에치율 쉬프트 현상을 미리 방지시킬 수 있다.
또한, 본 발명에서는 게이트 전극의 상부를 게이트 전극 상부 스페이서에 의해 커버시킴으로써, 이온 주입시 야기되던 카운터 도핑 및 중복 도핑 현상을 미리 차단시킬 수 있다.

公开(公告)号：KR100234911B1

公开(公告)日：1999-12-15

申请号：KR1019960065427

申请日：1996-12-13

Applicant: 삼성전자주식회사

Inventor： 김종명 ,  김창식 ,  김익주 ,  문경섭

IPC: H01L21/302

Abstract: 본 발명은 건식식각장치용 공정챔버의 정비시 대기유입에 따른 가스공급라인의 오염을 방지하기 위해 별도의 질소공급라인을 거쳐 질소를 퍼징(purging)하여 가스공급라인의 오염을 방지하고 공정챔버에서의 웨이퍼 오염을 방지하도록 한 건식식각장치의 가스공급라인 구조에 관한 것이다.
본 발명의 목적은 공정챔버의 정비시 대기가 가스공급라인으로 유입하는 것을 차단하여 공정챔버에서의 웨이퍼 오염을 방지하도록 한 건식식각장치의 가스라인 구조를 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명에 의한 건식식각장치의 가스라인 구조는 공정챔버의 가스공급라인에 별도의 오염방지용 가스공급라인을 연통시키고 질소공급라인에 개폐용 에어밸브를 설치하여 공정챔버의 정비시 질소를 가스공급라인으로 퍼징하도록 구성되어 있다. 정비시 대기 유입에 의한 에어밸브와 엘보우의 부식이 방지되고 가스공급라인의 오염이 방지되어 공정챔버에서의 웨이퍼 웨이퍼 오염이 방지된다. 따라서, 건식식각장치의 공정신뢰성이 향상되고 웨이퍼레벨의 양품수율이 향상된다.

公开(公告)号：KR100274597B1

公开(公告)日：2001-02-01

申请号：KR1019970019338

申请日：1997-05-19

Applicant: 삼성전자주식회사

Inventor： 유준열 ,  석종욱 ,  문경섭 ,  이창엽

IPC: H01L21/306

Abstract: PURPOSE: A plasma etch method using an etch gas composition of a polycrystalline silicon layer and a tungsten silicide layer is provided to improve an isotropic etch characteristic and etch selectivity regarding an oxide layer, by using an etch gas composition composed of chlorine gas and oxygen gas or etch gas composition composed of chlorine gas, inert gas and oxygen gas. CONSTITUTION: The etch gas composition composed of chlorine gas and oxygen gas is inserted into an etch chamber maintaining a pressure of 100 milliTorr. Power of 200 watt is supplied to the etch chamber to transform the etch gas composition to a plasma state. A magnetic field of 30 Gauss is formed inside the etch chamber to etch the tungsten silicide layer and the polycrystalline silicon layer(14) formed on the semiconductor substrate(10).

Abstract translation: 目的：提供使用多晶硅层和硅化钨层的蚀刻气体组合物的等离子体蚀刻方法，以通过使用由氯气和氧气组成的蚀刻气体组合来改善关于氧化物层的各向同性蚀刻特性和蚀刻选择性 或由氯气，惰性气体和氧气组成的蚀刻气体组成。 构成：将由氯气和氧气组成的蚀刻气体组合物插入保持100毫乇压力的蚀刻室中。 将200瓦的功率供应到蚀刻室以将蚀刻气体组合物转化为等离子体状态。 在蚀刻室内形成30高斯的磁场，以蚀刻形成在半导体衬底（10）上的硅化钨层和多晶硅层（14）。

公开(公告)号：KR100246859B1

公开(公告)日：2000-03-15

申请号：KR1019960048019

申请日：1996-10-24

Applicant: 삼성전자주식회사

Inventor： 김창식 ,  박진호 ,  문경섭 ,  서영호

IPC: H01L21/3065

Abstract: 플라즈마 CVD, 플라즈마 드라이에칭 등에 적용되는 플라즈마 처리장치가 개시된다. 접지전위에 연결되는 진공챔버와, 반응가스를 진공챔버내에 공급하기 위한 반응가스 공급수단과, 진공챔버내에 배치되어 피가공물을 지지하는 제 1 전극과, 제 1 전극에 대향하여 설치되고 접지전위에 연결되는 제 2 전극과, 공급된 반응가스를 피가공물에 균일하게 분배하고 제 2 전극 및 진공챔버 측벽으로부터 전기적으로 분리되어 극성을 갖지 않는 가스분배수단과, 진공챔버를 배기하는 배기수단을 포함하는 플라즈마 처리장치가 제공된다.

公开(公告)号：KR100237824B1

公开(公告)日：2000-01-15

申请号：KR1019960020676

申请日：1996-06-10

Applicant: 삼성전자주식회사

Inventor： 석종옥 ,  정연해 ,  전병구 ,  문경섭

IPC: H01L21/335

Abstract: 본 발명은 MOS트랜지스터의 게이트 패턴 형성 방법에 관한 것이다.
본 발명은, 반도체기판 상에 게이트산화막, 폴리실리콘막, 텅스텐실리사이드막 및 마스크산화막을 순차적으로 형성한 후, 상기 마스크산화막을 사진식각함으로서 게이트마스크를 형성하는 단계, 상기 게이트마스크를 식각마스크로하여 상기 텅스텐실리사이드막을 육불화황가스, 염소가스 및 헬륨가스 속에 희석된 산소가스로 이루어진 혼합가스를 사용하여 식각하는 단계, 상기 폴리실리콘막을 상기 텅스텐실리사이드막의 식각시에 사용된 동일한 혼합가스를 상기 폴리실리콘막에 대한 상기 텅스텐실리사이드막의 식각선택비가 0.6:1~0.8:1가 되도록 조절하여 식각하는 단계 및 상기 게이트산화막을 상기 게이트마스크와 염소가스, 브롬화수소가스 및 헬륨가스 속에 희석된 산소가스로 이루어진 혼합가스 또는 염소가스와 산소가스로 이루어진 혼합가 스를 사용하여 오버식각하는 단계를 구비하여 이루어진다.
따라서, 본 발명은 게이트패턴 식각공정에서 텅스텐실리사이드와 폴리실리콘찌꺼기를 완전히 제거하고 반도체기판의 피팅 등의 손상을 방지하여 반도체소자의 신뢰성을 향상시키는 효과가 있다.