-
公开(公告)号：KR20210028438A
公开(公告)日：2021-03-12
申请号：KR1020190109530A
申请日：2019-09-04
Applicant: 삼성전자주식회사
CPC classification number: G11C16/0483 , G11C16/08 , G11C16/10 , G11C16/24 , G11C16/30 , G11C5/025 , G11C5/063 , G11C8/14 , G11C16/26 , H01L27/1157 , H01L27/11573 , H01L27/11582
Abstract: 메모리 장치가 제공된다. 상게 메모리 장치는 메모리 셀 어레이, 복수의 스트링 선택 라인, 복수의 워드 라인, 및 복수의 접지 선택 라인에 의해 상기 메모리 셀 어레이에 연결되는 로우 디코더, 및 공통 소스 라인에 의해 상기 메모리 셀 어레이에 연결되는 공통 소스 라인 드라이버를 포함하고, 상기 메모리 셀 어레이는 상부 칩 내에 위치하고, 상기 로우 디코더의 적어도 일부는 하부 칩 내에 위치하고, 상기 공통 소스 라인 드라이버의 적어도 일부는 상기 상부 칩 내에 위치하고, 상기 상부 칩의 복수의 상부 결합 패드는 상기 하부 칩의 복수의 하부 결합 패드에 연결되어 상기 상부 칩은 상기 하부 칩에 연결될 수 있다.
-
-
公开(公告)号：KR1020150072961A
公开(公告)日：2015-06-30
申请号：KR1020130160700
申请日：2013-12-20
Applicant: 삼성전자주식회사
CPC classification number: G11C16/30 , G11C5/145 , G11C7/1051 , G11C7/1078 , G11C16/10 , G11C16/26 , H02M3/07
Abstract: 차지펌프및 차지펌프를포함하는메모리장치가개시된다. 일실시예에따른차지펌프는, 제1 부스팅전압생성부를포함하여입력전압을부스팅(boosting)하는차지펌프로, 상기제1 부스팅전압생성부는, 클럭신호및 상기클럭신호의반전신호에응답하여, 제1 노드및 제2 노드의노드전압을교대로, 상기입력전압이부스팅된 제1 부스팅전압으로설정하는제1 부스팅부; 상기제1 노드및 상기제2 노드중 적어도하나의노드전압에응답하여, 상기제1 부스팅전압을제3 노드로출력하는제1 출력부; 및상기제3 노드의노드전압이상기제1 노드및 상기제2 노드중 적어도하나의노드전압보다낮으면, 상기제1 노드및 상기제2 노드중 적어도하나의노드의전하를방전하는제1 방전부를포함한다.
Abstract translation: 公开了一种电荷泵和包括电荷泵的存储器件。 根据实施例的电荷泵是包括第一升压电压产生单元和升压输入电压的电荷泵。 第一升压电压产生单元包括：第一升压单元，用于响应于时钟信号和时钟信号的反射信号，交替地设置第一节点和第二节点的节点电压作为用输入电压升压的第一升压电压; 第一输出单元，用于通过响应于所述第一节点和所述第二节点的至少一个节点电压来输出所述第一升压电压作为第三节点; 以及当所述第三节点的节点电压低于所述第一节点和所述第二节点的至少一个节点电压时，用于对所述第一节点和所述第二节点的至少一个节点的电荷进行放电的第一放电单元。
-
4.发明授权
公开(公告)号：KR100893770B1
公开(公告)日：2009-04-20
申请号：KR1020070000273
申请日：2007-01-02
Applicant: 삼성전자주식회사
IPC: G11C5/14 , G11C11/4074
Abstract: 반도체 메모리 장치의 구동 방법이 제공된다. 반도체 메모리 장치의 구동 방법은 내부 전원 전압 기반의 제1 초기화 신호에 의해 초기화되는 제1 내부 회로를 포함하는 반도체 메모리 장치를 제공하고, 반도체 메모리 장치가 파워 업할 때, 제1 초기화 신호를 생성하고, 반도체 메모리 장치가 딥 파워 다운 모드에 진입할 때, 제1 초기화 신호를 생성하지 않고, 반도체 메모리 장치가 딥 파워 다운 모드에서 퇴장할 때, 제1 초기화 신호를 생성하는 것을 포함한다.
반도체 메모리 장치, 딥 파워 다운 모드, 내부 전원 전압 기반의 초기화 신호-
公开(公告)号：KR1020090010777A
公开(公告)日：2009-01-30
申请号：KR1020070074150
申请日：2007-07-24
Applicant: 삼성전자주식회사
CPC classification number: G11C5/146 , G05F1/465 , G11C7/20 , G11C2207/2227
Abstract: A cell plate voltage generator and a semiconductor memory device including the same are provided to improve operation reliability by supplying a cell plate voltage of enough voltage level. A memory cell array(60) comprises a plurality of memory cells. Each memory cell comprises one capacitor(C) and one transistor(Q). An internal power voltage generation part(20) generates an internal power voltage(IVC) according to an external power voltage(EVC). An external initialization signal generation part(40) generates a generating enable signal according to the external power voltage. The generating enable signal is an initialization signal(VCCHB-EVC) based on the external power voltage. A first sub cell plate voltage generation part(30) generates a first cell plate voltage(Vcp-1) according to the internal power voltage. A second sub cell plate voltage generation part(50) receives the external power voltage in response to the initialization signal based on the external power voltage, and generates a second cell plate voltage(Vcp-2) according to the external power voltage.
Abstract translation: 提供一种单元板电压发生器和包括该单元板电压发生器的半导体存储器件，以通过提供具有足够电压电平的单元板电压来提高操作可靠性。 存储单元阵列（60）包括多个存储单元。 每个存储单元包括一个电容器（C）和一个晶体管（Q）。 内部电源电压产生部件（20）根据外部电源电压（EVC）产生内部电源电压（IVC）。 外部初始化信号生成部（40）根据外部电源电压生成发生使能信号。 产生使能信号是基于外部电源电压的初始化信号（VCCHB-EVC）。 第一子电池板电压产生部件（30）根据内部电源电压产生第一电池板电压（Vcp-1）。 第二子单元板电压产生部件（50）根据外部电源电压响应于初始化信号接收外部电源电压，并根据外部电源电压产生第二单元电池电压（Vcp-2）。
-
Patent Agency Ranking
公开(公告)号：KR100796782B1
公开(公告)日：2008-01-22
申请号：KR1020050122240
申请日：2005-12-13
Applicant: 삼성전자주식회사
IPC: G11C11/4072 , G11C5/14 , G11C11/4074
CPC classification number: G11C5/145
Abstract: 전력소모를 줄일 수 있는 반도체 메모리 장치의 승압전압 발생회로가 개시되어 있다. 승압전압 발생회로는 제 1 프리차지 회로, 제 2 프리차지 회로, 제 1 용량성 소자, 제 2 용량성 소자, 및 결합회로를 구비한다. 제 1 프리차지 회로는 제 1 전원전압을 사용하여 제 1 노드를 프리차지하고, 제 2 프리차지 회로는 제 2 전원전압을 사용하여 제 2 노드를 프리차지한다. 제 1 용량성 소자는 제 1 펄스 신호에 응답하여 제 1 노드를 부스팅하고, 제 2 용량성 소자는 제 2 펄스 신호에 응답하여 제 2 노드를 부스팅한다. 결합회로는 부스팅 인에이블 신호와 셀프 리프레쉬 제어신호에 응답하여 제 1 노드를 제 2 노드에 전기적으로 연결한다. 제 3 트랜지스터는 서브 워드라인 구동신호의 로직"하이"상태보다 낮은 제 3 전압에 응답하여 메인 워드라인 구동신호를 서브 워드라인에 제공한다.
-
7.发明公开
公开(公告)号：KR1020060039484A
公开(公告)日：2006-05-09
申请号：KR1020040088585
申请日：2004-11-03
Applicant: 삼성전자주식회사
IPC: G11C29/00
CPC classification number: G11C29/787 , G11C17/18
Abstract: 반도체 메모리 장치의 리페어를 위한 퓨즈 프로그래밍 방법은 어드레스 퓨즈의 프로그래밍 결과를 반영하여 마스터 퓨즈 프로그래밍을 수행한다. 퓨즈 프로그래밍 방법은 어드레스 퓨즈를 프로그래밍하는 단계, 프로그래밍 성공여부를 테스트하는 단계 및 테스트 결과를 이용하여 마스터 퓨즈를 프로그래밍하는 단계를 포함한다. 이를 위한 퓨즈의 프로그래밍 성공여부 판단회로는 제어신호에 의하여 마스터 퓨즈가 프로그램된 것처럼 하는 테스트 신호 생성회로를 포함한다. 따라서, 효과적으로 반도체 메모리 장치의 리페어를 위한 퓨즈 프로그래밍을 수행할 수 있다.
Abstract translation: 用于修复半导体存储器件的熔丝编程方法执行反映地址熔丝的编程结果的主熔丝编程。 熔丝编程方法包括编程地址熔丝，测试编程是否成功，以及使用测试结果编程主熔丝。 熔丝编程成功确定电路包括测试信号生成电路，其中通过控制信号对主熔丝进行编程。 因此，可以有效地执行用于修复半导体存储器件的熔丝编程。
-
公开(公告)号：KR1020050118374A
公开(公告)日：2005-12-19
申请号：KR1020040043484
申请日：2004-06-14
Applicant: 삼성전자주식회사
IPC: G11C11/406
CPC classification number: G11C29/028 , G11C7/04 , G11C11/401 , G11C11/406 , G11C11/40626 , G11C29/02 , G11C29/50016 , G11C2029/5002 , G11C2211/4067
Abstract: A temperature detector and method of detecting a shifted temperature provides multiple detected temperature points using a single branch. The temperature detector generates multiple detected temperature points in response to temperature control signals sequentially generated in a single branch. Since a shifted temperature for the single branch is found and a trimming operation in response to the shifted temperature is carried out, the test time is reduced. Various refresh periods can be set in response to various trip point temperatures and thus power consumption of a DRAM can be decreased.
-
-
公开(公告)号：KR1020140105091A
公开(公告)日：2014-09-01
申请号：KR1020130018708
申请日：2013-02-21
Applicant: 삼성전자주식회사
IPC: G11C16/30
Abstract: A nonvolatile memory device comprises a memory cell array and a high voltage generator to generate a high voltage to be supplied to the memory cell array. The high voltage generator includes: a pump unit block having a plurality of pump units receiving an external voltage; a voltage increment control block to generate a voltage increment code which changes in accordance to a fixated clock signal generated using an internal voltage; a regulator to determine whether an output voltage of the pump unit block reaches a target level based on the voltage increment code; and a final stage decision block to generate a pump unit select code which changes in accordance to a variable clock signal generated using the external voltage. The number of unit pumps, among the plurality of unit pumps, used to generate the high voltage is decided based on the pump unit selection code.
Abstract translation: 非易失性存储器件包括存储单元阵列和高电压发生器，以产生要提供给存储单元阵列的高电压。 高压发生器包括：具有接收外部电压的多个泵单元的泵单元块; 电压增量控制块，用于产生根据使用内部电压产生的固定时钟信号而变化的电压增量代码; 调节器，用于基于所述电压增量代码确定所述泵单元块的输出电压是否达到目标电平; 以及最终级判定块，用于产生根据使用外部电压产生的可变时钟信号而改变的泵单元选择代码。 用于产生高电压的多个单元泵中的单元泵的数量基于泵单元选择代码来确定。
-
-
-
-
-
-
-
-
-
Search Results
57
records
(took 0.025 seconds)
