公开(公告)号：KR101936226B1

公开(公告)日：2019-01-08

申请号：KR1020170015954

申请日：2017-02-06

Applicant: 삼성전자주식회사

Inventor： 박기종 ,  고용선 ,  권오철 ,  문창섭 ,  박기병 ,  신재진 ,  이전일 ,  차지훈

IPC: H01L21/67 ,  H01L21/02 ,  H01L21/3065

公开(公告)号：KR1020160074859A

公开(公告)日：2016-06-29

申请号：KR1020140183490

申请日：2014-12-18

Applicant: 삼성전자주식회사

Inventor： 배근희 ,  여경환 ,  하승석 ,  박승주 ,  김도형 ,  김명철 ,  구재형 ,  박기병

IPC: H01L29/78

CPC classification number: H01L29/7848 ,  H01L29/165 ,  H01L29/66545 ,  H01L29/66818 ,  H01L29/7851 ,  H01L29/785

Abstract: 본발명의실시예에따른반도체장치는, 복수의활성영역들이정의된기판, 복수의활성영역들중 일부와교차되며제1 방향으로연장되고, 제1 방향에서서로인접하게배치되는제1 및제2 게이트전극들을포함하는복수의게이트전극들, 제1 및제2 게이트전극들의사이에배치되는게이트분리부를포함하고, 게이트분리부는, 제1 층및 제1 방향에수직한제2 방향에서제1 층의양단에배치되는제2 층을포함한다.

Abstract translation: 提供了具有改进的集成度的半导体器件，用于形成半导体器件的图案的方法和制造半导体器件的方法。 根据本发明的实施例，半导体器件包括：具有限定在其中的多个有源区的衬底; 多个栅极通过与有源区的一部分交叉而沿第一方向延伸，并且包括沿第一方向彼此相邻布置的第一和第二栅极; 以及布置在所述第一和第二栅电极之间的栅极分离单元。 门分离单元包括：第一层; 以及在垂直于第一方向的第二方向上布置在第一层的两端上的第二层。

公开(公告)号：KR1020180091153A

公开(公告)日：2018-08-16

申请号：KR1020170015954

申请日：2017-02-06

Applicant: 삼성전자주식회사

Inventor： 박기종 ,  고용선 ,  권오철 ,  문창섭 ,  박기병 ,  신재진 ,  이전일 ,  차지훈

IPC: H01L21/67 ,  H01L21/02 ,  H01L21/3065

Abstract: 반도체장치의제조방법이제공된다. 반도체장치의제조방법은, 유전막이형성된기판을챔버내부에배치된스테이지상에로딩하는제1 단계, 챔버내부에식각가스를제공하는제2 단계, 식각가스를이용하여유전막을제1 온도에서반응시켜반응생성물을생성하는제3 단계, 광원으로부터제공된광을이용하여유전막의온도를제1 온도보다높은제2 온도로가열시켜반응생성물을승화시키는제4 단계, 챔버내부에냉각가스를제공하여유전막의온도를제1 온도로냉각시키는제5 단계, 챔버내부에퍼지가스를제공하여식각가스및 승화된반응생성물을제거하는제6 단계를포함하되, 하나의챔버내에서, 인시츄(in-situ)로유전막이미리정해진깊이로식각될때까지제2 단계내지제6 단계를반복적으로수행한다.