公开(公告)号：KR1020010029106A

公开(公告)日：2001-04-06

申请号：KR1019990041737

申请日：1999-09-29

Applicant: 삼성전자주식회사

Inventor： 지연홍

IPC: H01L21/24

Abstract: PURPOSE: A method for fabricating a semiconductor device is provided to enable a reliable formation of a self-aligned silicide layer without an additional heat treatment or a removal of a non-reacted metal. CONSTITUTION: In the method, a gate electrode(14) is formed on a semiconductor substrate(10) having a field oxide layer(12), and an insulating spacer(16) is formed on both sides of the gate electrode(14). An active region for source/drain is then formed in the substrate(10) near the gate electrode(14). Next, an insulating layer(20) is formed on a resultant structure and selectively etched to form a contact hole exposing respective portions of the gate electrode(14) and the active region. Thereafter, while a metal organic source gas including cobalt is supplied with a silicon, the self-aligned silicide layer(18a) is formed on the exposed gate electrode(14) and the exposed active region.

Abstract translation: 目的：提供一种用于制造半导体器件的方法，以便能够可靠地形成自对准的硅化物层，而无需额外的热处理或去除未反应的金属。 构成：在该方法中，在具有场氧化物层（12）的半导体基板（10）上形成栅电极（14），在栅电极（14）的两侧形成绝缘间隔物（16）。 然后在栅电极（14）附近的衬底（10）中形成用于源极/漏极的有源区。 接下来，在所得到的结构上形成绝缘层（20）并选择性地蚀刻以形成露出栅电极（14）和有源区域的各个部分的接触孔。 此后，当向包含钴的金属有机源气体供给硅时，在暴露的栅电极（14）和暴露的有源区上形成自对准的硅化物层（18a）。

公开(公告)号：KR1020000020986A

公开(公告)日：2000-04-15

申请号：KR1019980039874

申请日：1998-09-25

Applicant: 삼성전자주식회사

Inventor： 박승배 ,  지연홍 ,  박윤세

IPC: H01L21/3065

Abstract: PURPOSE: A plasma etching equipment for manufacturing a semiconductor device is provided to prevent a uniformity from reducing. CONSTITUTION: A dry etching process using an etching gas of a plasma state is performed in an etching chamber(10). A plurality of electrodes are provided within the etching chamber. A start point(32) and an end point(34) of a coil(30) are located on same vertical line and spaced at predetermined interval. The coil is wound on the etching chamber. The coil indicate a sinewave curve. The coil has a diameter of 14mm to 18mm. The coil is wound on the inside wall or the outside wall of the etching chamber. The coil is wound once. Thereby, a uniform plasma is formed at the interior of the etching chamber, so that a lowering of the uniformity is prevented.

Abstract translation: 目的：提供一种用于制造半导体器件的等离子体蚀刻设备，以防止均匀性降低。 构成：在蚀刻室（10）中进行使用等离子体状态的蚀刻气体的干式蚀刻工艺。 在蚀刻室内设有多个电极。 线圈（30）的起点（32）和端点（34）位于相同的垂直线上并以预定的间隔隔开。 线圈缠绕在蚀刻室上。 线圈表示正弦波曲线。 线圈的直径为14mm至18mm。 线圈缠绕在蚀刻室的内壁或外壁上。 线圈缠绕一次。 因此，在蚀刻室的内部形成均匀的等离子体，从而防止均匀性的降低。

公开(公告)号：KR1019970051805A

公开(公告)日：1997-07-29

申请号：KR1019950052705

申请日：1995-12-20

Applicant: 삼성전자주식회사

Inventor： 정용화 ,  지연홍 ,  김진복

IPC: H01L21/00

Abstract: 본 발명은 어떠한 절체함수 하에서도 자동적으로 숨겨진 층의 요구되는 스레숄드(threshold)요소의 수를 결정하며 확실하게 수렴되는 3층의 스레숄드 망을 위한 학습 알고리즘을 통하여 디지털 VLSI기술로 제안된 3층의 스레숄드 망의 합성방법에 관한 것으로서, 그 특징은 스래숄드 망의 합성방법에 있어서, 망 입력과 출력을 갖는 3계층의 스레숄드 망을 제공하고, 결정된 숨겨진 계층 내에서 요구되는 스레숄드 요소의 수를 가지는 수렴이 보장된 각 스레숄드 요소의 가중치와 스레숄드의 집합을 보장하는 기하학적 확장 학습알고리즘을 포함하여, 어떠한 함수에 대해서도 수렴이 보장되어지며, 3계층으로 된 데에 있으므로, 본 발명은 어떠한 절체함수하에서도 자동적으로 숨겨진 층의 요구되는 스레숄드 요소의 수를 결정하며 확실하게 수렴되는 3층의 레숄드망을 위한 학습 알고리즘을 통하여 VLSI 기술로 제안된 3층의 스레숄드 망을 구축할 수 있다는 데에 그 효과가 있다.

公开(公告)号：KR1020090056475A

公开(公告)日：2009-06-03

申请号：KR1020070123630

申请日：2007-11-30

Applicant: 삼성전자주식회사

Inventor： 권경수 ,  채희선 ,  장우성 ,  지연홍 ,  김도형 ,  이경섭 ,  남정훈

IPC: H01L21/205 ,  H01L21/3065

CPC classification number: H01J37/32165 ,  H01J37/32357

Abstract: A plasma processing apparatus is provided to prevent recombination of a source gas while maximizing resolution ratio by generating plasma inside/outside of a chamber. A process chamber is formed at a chamber(110) to process a substrate(90) through plasma, and a source gas supply unit(180) supplies a source gas for processing the substrate to the chamber. A remote plasma generation unit(160) is arranged between a chamber and a source gas supply unit, and it supplies power to excite the source gas to first energy level plasma. A direct plasma generating unit(150) includes a chamber to excite the first energy level gas to second energy level plasma.

Abstract translation: 提供了一种等离子体处理装置，用于防止源气体的复合，同时通过在室内/外部产生等离子体来最大化分辨率。 在室（110）处形成处理室，以通过等离子体处理衬底（90），并且源气体供应单元（180）将用于处理衬底的源气体供应到腔室。 远程等离子体生成单元（160）设置在室和源气体供给单元之间，并且其供应功率以将源气体激发到第一能级等离子体。 直接等离子体产生单元（150）包括用于将第一能量级气体激发到第二能级等离子体的室。

公开(公告)号：KR1020000065903A

公开(公告)日：2000-11-15

申请号：KR1019990012656

申请日：1999-04-10

Applicant: 삼성전자주식회사

Inventor： 박종석 ,  지연홍

IPC: H01L21/28

Abstract: PURPOSE: A method for manufacturing a reaction blocking layer using a two step evaporation process is provided to form a reliable barrier layer by forming the reaction blocking layer having a superior step coverage regarding an overall contact hole. CONSTITUTION: In forming a tungsten plug using titanium(106)/titanium nitride layer(108a,108b) in a contact hole of a semiconductor device, the titanium nitride layer is evaporated so that a step coverage of the bottom of the contact hole becomes superior and a step coverage of the sidewall of the contact hole becomes superior. Therefore, the titanium nitride layer has a superior step coverage regarding all of the inside of the contact hole.

Abstract translation: 目的：提供使用两步蒸发方法制造反应阻挡层的方法，通过形成对整个接触孔具有优异的阶梯覆盖的反应阻挡层来形成可靠的阻挡层。 构成：在半导体器件的接触孔中使用钛（106）/氮化钛层（108a，108b）形成钨插塞时，氮化钛层被蒸发，使得接触孔底部的台阶覆盖变得优异 并且接触孔的侧壁的台阶覆盖变得更好。 因此，氮化钛层对接触孔的全部内部具有优异的阶梯覆盖。

公开(公告)号：KR1019970052049A

公开(公告)日：1997-07-29

申请号：KR1019950059348

申请日：1995-12-27

Applicant: 삼성전자주식회사

Inventor： 지연홍 ,  양봉석

IPC: H01L21/203

Abstract: 본 발명은 플라즈마 중의 이온을 전계로 가속하여 타깃 표면에 충돌시켜서 타깃 재료를 기판 또는 피가공물의 표면위에 퇴적시키는 플라즈마 스퍼터링 장치의 타깃 고정판에 관한 것으로, 종래에는, 리테이너(1)에 리테이너 쉴더(2)를 회정시켜 고정시키도록 되어 있기 때문에 작업 중에 리테이너(1)와 리테이너 쉴더(2)가 분리되어 전계에 의해 가속된 이온이 정확하게 타깃에 조준되지 못하거나, 타깃 쿨링(target cooling) 효과가 나빠지게 되어 형성된 막의 질이 불량해지는 문제를 해결하기 위해, 리테이너(1)와 리테이너 쉴더(2) 사이에 구리판(3)을 끼우고 리테이너(1)와 리테이너 쉴더(2)를 스크루(4)로 고정시킨다. 이로써, 타깃 클링 효과를 증대시킬 수 있게 되어 양질의 박막을 얻을 수 있을 뿐만 아니라 예방 보전 시간을 줄일 수 있기 때문에 설비의 가동율이 향상된다.

公开(公告)号：KR1019970030614A

公开(公告)日：1997-06-26

申请号：KR1019950045828

申请日：1995-11-30

Applicant: 삼성전자주식회사

Inventor： 정용화 ,  지연홍 ,  김진복 ,  박영규

IPC: H01L21/68

Abstract: 반도체 소자 제조용 링(ring)형 클램프(clamp)에 관하여 기재하고 있다. 반도체 제조장비 내에 설치되고 웨이퍼를 지지하기 위한 척, 막(film)을 형성하기 위해 상기 척 상에 위치한 웨이퍼, 및 상기 웨이퍼를 고정시키기 위해 상기 웨이퍼 상에 설치된 클램프(clamp)를 구비하는 반도체 소자 제조장치에 있어서, 상기 클램프는 웨이퍼의 가장 자리 전면에 걸쳐 직접 웨이퍼와 접촉되도록, 그 내면의 직경이 웨이퍼의 직경보다 작은 크기를 갖는 링(ring) 부와 상기 링부를 반도체 장치와 연결하여 고정시키는 고정핀(pin)으로 구성된 것을 특징으로 하는 반도체 소자 제조용 클램프가 제공된다. 따라서, 국부적인 힘의 집중을 방지하여 웨이퍼의 깨짐 등의 불량 현상을 방지하여 보다 신뢰성 있는 반도체 소자를 제조할 수 있다.

公开(公告)号：KR1020000025271A

公开(公告)日：2000-05-06

申请号：KR1019980042280

申请日：1998-10-09

Applicant: 삼성전자주식회사

Inventor： 서영순 ,  지연홍

IPC: H01L21/306

Abstract: PURPOSE: A semiconductor dry etching device installs a ring-type injection nozzle, and performs a uniform gas supply. CONSTITUTION: A semiconductor dry etching device includes a chamber(10), a table(20), and an injection nozzle(31). The chamber makes a process environment for a dry etching process. The table is installed to the chamber, and positions a wafer its upper surface. The injection nozzle has a connection part which is connected to one end of gas supply tube of providing a process gas to the chamber, has a nozzle for spouting gas, and has a ring-type body enclosing an outline of the wafer positioned on the table. Thereby, the semiconductor dry etching device installs a ring-type injection nozzle, and performs a uniform gas supply.

Abstract translation: 目的：半导体干蚀刻装置安装环型注射喷嘴，并进行均匀的气体供应。 构成：半导体干蚀刻装置包括室（10），台（20）和注射喷嘴（31）。 该室为干蚀刻工艺制造工艺环境。 将桌子安装到室中，并将晶片定位在其上表面。 注射喷嘴具有连接部分，其连接到气体供应管的一端以向腔室提供处理气体，具有用于喷射气体的喷嘴，并且具有封闭位于台面上的晶片轮廓的环形体 。 由此，半导体干式蚀刻装置安装环型注入喷嘴，进行均匀的气体供给。

公开(公告)号：KR1019990049309A

公开(公告)日：1999-07-05

申请号：KR1019970068237

申请日：1997-12-12

Applicant: 삼성전자주식회사

Inventor： 전일환 ,  박병석 ,  노태효 ,  지연홍

IPC: H01L21/28

Abstract: 본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로, 접속 구멍이 노출되는 종래의 칩 패드는 접속 구멍의 내측벽에 근접한 배선 패턴층이 보호층을 형성한 이후에 보호층을 경화하는 과정에서 보호층의 수축 작용에 의해 끊어지거나, 그로 인하여 보호층을 제거하는 사진 식각 공정에서 포토레지스트를 제거하는 에싱/스트립 공정에 사용되는 화학 약품에 의해 발생될 수 있는 외부에 노출되는 배선 패턴층과 그 아래의 배선 패턴층 사이의 박리 현상을 억제하기 위하여, 반도체 소자를 형성하기 위한 실리콘 기판이 구비된 상태에서, 제 1 배선 패턴층과, 제 1 배선 패턴층 둘레에 형성된 절연층과, 제 1 배선 패턴층과 절연층 상에 형성된 제 2 배선 패턴층 및 제 1 배선 패턴층 상부의 제 2 배선 패턴층의 일부가 노출되게 형성된 보호층이 실리콘 기판 � ��에 형성되며, 접속 구멍의 내측벽에 형성된 제 2 배선 패턴층이 보호층에 덮여 있는 반도체 소자 및 그 제조 방법을 제공한다. 특히, 본 발명에 따른 접속 구멍의 내측벽에 형성된 제 2 배선 패턴층을 덮고 있는 보호층을 두껍게 형성하기 위하여 밖으로 돌출되게 형성한 것을 특징으로 한다.

公开(公告)号：KR1019990039615A

公开(公告)日：1999-06-05

申请号：KR1019970059764

申请日：1997-11-13

Applicant: 삼성전자주식회사

Inventor： 지연홍 ,  김진복 ,  박호근 ,  윤태진

IPC: H01L21/203

Abstract: 웨이퍼의 스티킹(sticking)이나 가장자리 깨짐(edge broken)을 방지할 수 있는 개선된 캡 블록을 갖는 PVD 챔버의 박막 침적부(Deposition part)에 관하여 개시한다. 본 발명은 챔버의 하단부에 있는 웨이퍼를 가열시키는 히터 테이블(Heater Table)과, 상기 히터 테이블 양단에서 히터 테이블 위로 웨이퍼를 고정시키는 클램프 링(Clamp Ring)과, 상기 클램프 링의 바깥쪽 양단에 연결되어 클램프 링을 지지해 주는 클램프 어셈블리(Clamp Assembly)와, 상기 클램프 어셈블리의 상단에서 클램프 어셈블리를 고정시키는 클램프 어셈블리 스크루(Clamp Assembly screw)와, 상기 클램프 어셈블리의 하단에서 클램프 어셈블리를 지지하는 역할을 하는 캡 블록을 포함하는 PVD 챔버의 박막 침적부에 있어서, 상기 캡 블록은 높이가 21 ㎜에서 21.6㎜ 사이인 것을 특징으로 하는 개선된 캡 블록을 갖는 PVD 챔버의 박막 침적부를 제공한다.