-
公开(公告)号：KR102235489B1
公开(公告)日：2021-04-02
申请号：KR1020140106071A
申请日：2014-08-14
Applicant: 삼성전자주식회사
IPC: H01L23/13 , H01L23/28 , H01L23/488
Abstract: 인쇄 회로 기판 및 이를 이용한 반도체 패키지가 제공된다. 상기 반도체 패키지는 적어도 하나의 연결 패드를 포함하는 기판, 상기 기판 상에 실장되는 반도체 칩, 상기 반도체 칩과 상기 기판 사이를 채우는 언더필 레이어, 상기 언더필 레이어 내에서 상기 연결 패드와 상기 반도체 칩을 전기적으로 연결하는 솔더 범프를 포함하되, 상기 기판은 상기 언더필 레이어 하부에서 상기 기판의 상면에서 돌출되는 보이드 방지 패턴을 포함한다.
-
2.发明授权
公开(公告)号：KR101736984B1
公开(公告)日：2017-05-17
申请号：KR1020100091098
申请日：2010-09-16
Applicant: 삼성전자주식회사
Inventor： 송직호
IPC: H05K3/34 , H01L23/498 , H01L25/065 , H05K1/11 , H01L23/31 , H01L25/10
CPC classification number: H05K1/113 , H01L23/3128 , H01L23/49827 , H01L23/49838 , H01L25/0655 , H01L25/0657 , H01L25/105 , H01L2224/05001 , H01L2224/05022 , H01L2224/05026 , H01L2224/05572 , H01L2224/056 , H01L2224/16225 , H01L2224/16227 , H01L2224/32225 , H01L2224/73204 , H01L2225/06541 , H01L2225/06565 , H01L2924/01327 , H01L2924/15311 , H01L2924/15331 , H05K2201/0979 , H05K2201/10674 , H01L2924/00 , H01L2924/00014 , H01L2224/05124 , H01L2224/05147
Abstract: 본발명은인쇄회로기판본체와, 인쇄회로기판본체의최하부금속층및 인쇄회로기판본체의최상부금속층을포함하는반도체패키지기판용인쇄회로기판을포함한다. 상기최상부금속층은, 상기인쇄회로기판본체로부터수직방향으로연결된비아와, 상기비아를중심으로수평방향으로벌집형모양으로배열된벌집형범프패드와, 상기비아와상기벌집형모양으로배열된범프패드들중 2개이상의범프패드들을연결하는연결패턴을구비한다. 상기연결패턴은상기비아와상기 2개이상의범프패드들사이에각각위치하며, 상기연결패턴을통하여상기비아에연결된두개이상의범프패드들은서로전기적으로연결되어있다.
Abstract translation: 本发明包括一个印制电路板主体，以及一个印刷电路板体最下层的金属层和包括所述主体的印刷电路板的顶部金属层的半导体封装基板的印刷电路板。 顶部金属层，和通孔被连接于从印制电路板主体的垂直方向上，通过一个中心在蜂窝布置在所述蜂窝形状在水平方向上，以形成一个凸块焊盘，通孔和设置在所述蜂窝形状的凸块垫 以及连接两个或更多凸块焊盘的连接图案。 连接图案位于通孔和至少两个凸块焊盘之间，并且通过连接图案连接到通孔的两个或更多个凸块焊盘彼此电连接。
-
公开(公告)号：KR102265243B1
公开(公告)日：2021-06-09
申请号：KR1020150002873
申请日：2015-01-08
Applicant: 삼성전자주식회사
IPC: H01L25/065 , H01L23/36 , H01L25/075
-
公开(公告)号：KR1020160085988A
公开(公告)日：2016-07-19
申请号：KR1020150002873
申请日：2015-01-08
Applicant: 삼성전자주식회사
IPC: H01L25/065 , H01L25/075 , H01L23/36
CPC classification number: H01L25/50 , H01L23/3128 , H01L23/367 , H01L23/49811 , H01L23/5389 , H01L24/19 , H01L24/20 , H01L24/29 , H01L24/32 , H01L24/48 , H01L24/73 , H01L24/92 , H01L25/105 , H01L2224/04105 , H01L2224/12105 , H01L2224/2919 , H01L2224/32225 , H01L2224/32245 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2224/73267 , H01L2224/92244 , H01L2224/94 , H01L2224/97 , H01L2225/1035 , H01L2225/1058 , H01L2225/1076 , H01L2225/1094 , H01L2924/00014 , H01L2924/0002 , H01L2924/1431 , H01L2924/1436 , H01L2924/1438 , H01L2924/15311 , H01L2924/181 , H01L2924/1815 , H01L2924/00012 , H01L2224/83 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207 , H01L25/0657 , H01L23/36 , H01L25/0756
Abstract: 본발명에따른적층형반도체패키지는하부반도체패키지; 상기하부반도체패키지상의상부반도체패키지; 및상기하부반도체패키지와상기상부반도체패키지사이의연결부재들을포함한다. 상기하부반도체패키지는중앙의칩 영역및 상기칩 영역을둘러싸는연결영역을포함하는재배선패턴; 상기칩 영역상에배치되고, 상기재배선패턴과전기적으로연결되는하부반도체칩; 상기연결영역상에배치되고, 상기연결부재들및 상기재배선패턴을전기적으로연결하는연결기둥들; 상기하부반도체칩 상의제1 방열층; 상기제1 방열층상에배치되고, 몸체부및 상기몸체부의측벽으로부터상기연결기둥들을향해돌출된제1 돌출부들을포함하는제2 방열층; 및상기재배선패턴및 하부반도체칩을덮는하부몰딩막을포함한다.
Abstract translation: 具有改进的热特性和可靠性的根据本发明的叠层半导体封装包括：下半导体封装; 在下半导体封装上的上半导体封装; 以及下半导体封装和上半导体封装之间的连接构件。 下半导体封装包括：重新布线图案，包括中心芯片区域和围绕芯片区域的连接区域; 下部半导体芯片，设置在芯片区域上并电连接到重新布线图案; 连接柱，设置在连接区域上并电连接连接构件和重新布线图案; 在下半导体芯片上的第一散热层; 第二散热层，其设置在所述第一散热层上并且包括主体单元和从所述主体单元的侧壁朝向所述连接柱突出的第一突出单元; 以及用于覆盖重新布线图案和下半导体芯片的下成型膜。
-
Patent Agency Ranking
公开(公告)号：KR1020160020832A
公开(公告)日：2016-02-24
申请号：KR1020140106071
申请日：2014-08-14
Applicant: 삼성전자주식회사
IPC: H01L23/13 , H01L23/28 , H01L23/488
CPC classification number: H01L23/49838 , H01L21/563 , H01L23/49894 , H01L24/13 , H01L24/14 , H01L24/16 , H01L24/29 , H01L24/32 , H01L24/73 , H01L24/83 , H01L25/0655 , H01L2224/131 , H01L2224/13111 , H01L2224/13116 , H01L2224/13139 , H01L2224/13144 , H01L2224/13147 , H01L2224/13155 , H01L2224/14132 , H01L2224/14133 , H01L2224/14135 , H01L2224/14136 , H01L2224/14165 , H01L2224/16227 , H01L2224/2919 , H01L2224/29194 , H01L2224/2929 , H01L2224/29294 , H01L2224/32225 , H01L2224/73204 , H01L2224/83101 , H01L2224/83102 , H01L2224/83385 , H01L2224/83855 , H01L2924/15311 , H01L2924/15787 , H01L2924/1579 , H01L2924/16251 , H05K1/00 , H05K3/28 , H05K3/3436 , H05K2201/09909 , H05K2201/10977 , H05K2203/0588 , H01L2924/0665 , H01L2924/00014 , H01L2924/014 , H01L2924/01028 , H01L2924/01082 , H01L2924/01079 , H01L2924/01047 , H01L2924/00012
Abstract: 인쇄회로기판및 이를이용한반도체패키지가제공된다. 상기반도체패키지는적어도하나의연결패드를포함하는기판, 상기기판상에실장되는반도체칩, 상기반도체칩과상기기판사이를채우는언더필레이어, 상기언더필레이어내에서상기연결패드와상기반도체칩을전기적으로연결하는솔더범프를포함하되, 상기기판은상기언더필레이어하부에서상기기판의상면에서돌출되는보이드방지패턴을포함한다.
Abstract translation: 提供一种印刷电路板和使用其的半导体封装。 半导体封装包括：包括一个或多个连接焊盘的衬底; 安装在基板上的半导体芯片; 填充半导体芯片和衬底之间的区域的底部填充层; 以及将所述连接焊盘和所述底部填充层中的所述半导体芯片电连接的焊料凸块。 衬底包括从底层填充层下方的衬底的顶表面突出的防止空穴图案。 因此，半导体封装防止在芯片的下部产生空隙，从而提高可靠性。
-
公开(公告)号：KR102235489B1
公开(公告)日：2021-04-02
申请号：KR1020140106071
申请日：2014-08-14
Applicant: 삼성전자주식회사
IPC: H01L23/13 , H01L23/28 , H01L23/488
Abstract: 인쇄회로기판및 이를이용한반도체패키지가제공된다. 상기반도체패키지는적어도하나의연결패드를포함하는기판, 상기기판상에실장되는반도체칩, 상기반도체칩과상기기판사이를채우는언더필레이어, 상기언더필레이어내에서상기연결패드와상기반도체칩을전기적으로연결하는솔더범프를포함하되, 상기기판은상기언더필레이어하부에서상기기판의상면에서돌출되는보이드방지패턴을포함한다.
-
公开(公告)号：KR1020120029169A
公开(公告)日：2012-03-26
申请号：KR1020100091098
申请日：2010-09-16
Applicant: 삼성전자주식회사
Inventor： 송직호
IPC: H05K3/34 , H01L23/498 , H01L25/065 , H05K1/11 , H01L23/31 , H01L25/10
CPC classification number: H05K1/113 , H01L23/3128 , H01L23/49827 , H01L23/49838 , H01L25/0655 , H01L25/0657 , H01L25/105 , H01L2224/05001 , H01L2224/05022 , H01L2224/05026 , H01L2224/05572 , H01L2224/056 , H01L2224/16225 , H01L2224/16227 , H01L2224/32225 , H01L2224/73204 , H01L2225/06541 , H01L2225/06565 , H01L2924/01327 , H01L2924/15311 , H01L2924/15331 , H05K2201/0979 , H05K2201/10674 , H05K3/3463 , H01L2924/00 , H01L2924/00014 , H01L2224/05124 , H01L2224/05147
Abstract: PURPOSE: A printed circuit board for a semiconductor package substrate and a semiconductor package including the same are provided to increase the number of bump pads per unit area by arranging a bump pad for a horizontal connection around a via for a vertical connection. CONSTITUTION: A via(110) is vertically connected from a printed circuit board body. A bump pad(102) is horizontally formed around a via. A connection pattern is connected to the via and two or more bump pads. A printed circuit board body is comprised of a multilayer board. A solder resist layer exposes a connected part of the uppermost metal layer and the lowermost metal layer.
Abstract translation: 目的：提供一种用于半导体封装基板的印刷电路板和包括该半导体封装基板的半导体封装件，以通过布置用于垂直连接的通孔周围的水平连接的凸块焊盘来增加每单位面积的凸块焊盘的数量。 构成：通孔（110）从印刷电路板主体垂直连接。 在通孔周围水平地形成有凸块（102）。 连接图案连接到通孔和两个或更多个凸块焊盘。 印刷电路板主体由多层板构成。 阻焊层暴露最上层金属层和最下层金属层的连接部分。
-
公开(公告)号：KR1020160094548A
公开(公告)日：2016-08-10
申请号：KR1020150015356
申请日：2015-01-30
Applicant: 삼성전자주식회사
IPC: H01L23/00 , H01L23/28 , H01L23/485
CPC classification number: H01L21/78 , H01L21/561 , H01L21/565 , H01L21/568 , H01L21/768 , H01L23/3128 , H01L23/3135 , H01L23/562 , H01L24/19 , H01L24/20 , H01L24/96 , H01L24/97 , H01L2224/0401 , H01L2224/04105 , H01L2224/12105 , H01L2224/16227 , H01L2924/15311 , H01L2924/18162 , H01L2924/3025 , H01L2924/3511 , H01L23/28 , H01L23/485
Abstract: 본발명의실시예에따른반도체패키지의제조방법은지지기판상에반도체칩들을형성하는것, 상기반도체칩들의상면들을덮는보호막을형성하는것, 상기지지기판과상기보호막을덮는몰딩막을형성하는것, 및상기몰딩막을식각하여상기보호막을노출시키는것을포함할수 있다.
Abstract translation: 提供了一种具有更高可靠性的半导体封装及其制造方法。 根据本发明的实施例，制造半导体封装的方法包括：在支撑衬底上形成半导体芯片; 形成覆盖半导体芯片的上表面的保护层; 形成覆盖所述支撑基板和所述保护层的成型层; 并通过蚀刻成型层使保护层露出。
-
公开(公告)号：KR1020160083977A
公开(公告)日：2016-07-13
申请号：KR1020150000065
申请日：2015-01-02
Applicant: 삼성전자주식회사
IPC: H01L23/28 , H01L23/522 , H01L23/488
CPC classification number: H01L23/3192 , H01L21/561 , H01L21/568 , H01L23/49827 , H01L23/49866 , H01L23/5389 , H01L23/562 , H01L24/13 , H01L24/16 , H01L24/19 , H01L24/20 , H01L24/96 , H01L24/97 , H01L2224/0401 , H01L2224/04105 , H01L2224/12105 , H01L2224/131 , H01L2224/16227 , H01L2224/16238 , H01L2224/97 , H01L2924/15311 , H01L2924/19105 , H01L2924/3511 , H01L23/28 , H01L23/488 , H01L23/522 , H01L2224/81 , H01L2924/014 , H01L2924/00014
Abstract: 본발명의실시예에따른반도체패키지는반도체칩, 상기반도체칩의일측에배치된연결장치, 상기반도체칩의하부면및 상기연결장치의하부면을덮는절연막, 상기절연막상에배치되며, 상기반도체칩의하부면및 상기연결장치의하부면을덮는절연막, 상기절연막상에배치되며, 상기반도체칩의일측면, 상기연결장치의상부면및 양측면들을덮는몰딩막, 상기절연막내에배치되며, 상기반도체칩 및상기연결장치와전기적으로연결되는배선, 및상기절연막상에배치되며, 상기배선과전기적으로연결되는외부단자를포함할수 있다.
Abstract translation: 根据本发明的实施例的半导体封装可以包括半导体芯片; 布置在半导体船的一侧的连接装置; 绝缘层，其覆盖半导体芯片的下表面和连接装置的下表面; 配置在所述绝缘层上且覆盖所述半导体芯片的一个面的成型层，以及所述连接装置的上表面和两侧; 布置在绝缘层中并与半导体芯片和连接装置电连接的线; 以及布置在绝缘层上并与线路电连接的外部端子。 因此，可以提高半导体封装的可靠性。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.037 seconds)
