公开(公告)号：KR1020160017793A

公开(公告)日：2016-02-17

申请号：KR1020140100600

申请日：2014-08-05

Applicant: 삼성전자주식회사

Inventor： 서종범 ,  박영근 ,  김봉현 ,  김선호 ,  김현준 ,  안세형 ,  안창무

IPC: H01L21/8242

CPC classification number: H01L28/90 ,  B05D1/60 ,  H01L27/10814 ,  H01L27/10852

Abstract: 본발명의일 실시예는,하부전극을형성하는단계, 하부전극상에유전막을형성하는단계, 유전막상에제1 상부전극을형성하는단계, 제1 상부전극의표면에유기실리콘소스를흡착시키는단계, 및유기실리콘소스가흡착된제1 상부전극상에제2 상부전극을형성하는단계를포함하는반도체소자의반도체소자의커패시터의제조방법을제공할수 있다.

Abstract translation: 根据本发明的实施例，制造半导体器件的电容器的方法包括以下步骤：形成下电极; 在下电极上形成电介质层; 在所述电介质层上形成第一上电极; 将有机硅源吸附到所述第一上电极的表面上; 以及在吸附有机硅源的第一上电极上形成第二上电极。 在形成SiGe层之前，有机硅源被吸附，其中SiGe层构成金属 - 绝缘体 - 金属电容器结构的上部电极，从而在使SiGe层的厚度均匀的同时形成具有再现性的SiGe层。

公开(公告)号：KR1020160025278A

公开(公告)日：2016-03-08

申请号：KR1020140112310

申请日：2014-08-27

Applicant: 삼성전자주식회사

Inventor： 박영근 ,  이욱열 ,  강상열 ,  김동찬 ,  안창무 ,  김봉현 ,  임한진

IPC: H01L21/8242 ,  H01L27/108 ,  H01L21/3065 ,  H01L21/306

CPC classification number: H01L21/31144 ,  H01L21/31111 ,  H01L21/31116 ,  H01L27/10852 ,  H01L27/10855

Abstract: 유전막및 상부전극의증착불량을개선하여, 신뢰성을개선할수 있는반도체장치제조방법을제공하는것이다. 상기반도체장치제조방법은하부막상에, 제1 불순물이도핑된식각정지막과, 몰드막을포함하는몰드구조체를형성하고, 건식식각을이용하여, 상기몰드구조체내에, 상기하부막을노출시키는제1 트렌치를형성하고, 습식식각을이용하여, 상기식각정지막내의상기제1 트렌치의폭을확장시켜상기몰드구조체내에제2 트렌치를형성하고, 상기제2 트렌치내에제1 도전패턴을형성하는것을포함하고, 상기건식식각에대한상기식각정지막의식각율은상기건식식각에대한상기몰드막의식각율보다작고, 상기제1 불순물의농도에따라, 상기습식식각에대한상기식각정지막의식각율은변한다.

Abstract translation: 提供一种通过改善电介质膜和顶部电极的沉积故障来提高可靠性的半导体器件的制造方法。 制造半导体器件的方法包括以下步骤：在底部膜上形成包括掺杂有第一杂质的蚀刻停止层和模具膜的模具结构; 在模具结构中使用干蚀刻形成暴露底部膜的第一沟槽; 通过使用湿蚀刻扩大蚀刻停止层中的第一沟槽的宽度，在模具结构中形成第二沟槽; 以及在所述第二沟槽中形成第一导电图案。 蚀刻停止层对于干蚀刻的蚀刻速率小于对于干蚀刻的模具膜的蚀刻速率，并且蚀刻停止层对湿蚀刻的蚀刻速率根据 第一杂质。