公开(公告)号：KR1020170008974A

公开(公告)日：2017-01-25

申请号：KR1020150100205

申请日：2015-07-15

Applicant: 삼성전자주식회사

Inventor： 안세형 ,  박영근 ,  서종범 ,  최재형

IPC: H01L27/108 ,  H01L21/02 ,  H01L21/316

CPC classification number: H01L28/40 ,  H01L21/02148 ,  H01L21/02159 ,  H01L21/02161 ,  H01L21/02175 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/02183 ,  H01L21/02186 ,  H01L21/02189 ,  H01L21/02194 ,  H01L21/02271 ,  H01L21/0228 ,  H01L27/10852

Abstract: 반도체소자제조방법이제공된다. 반도체소자제조방법은하부금속층을형성하고, 하부금속층상에, 제1 계면산화막을형성하고, 제1 계면산화막상에금속전구체를제공하여, 금속전구체를흡착하는공정을제1 압력이하에서수행하고, 미반응금속전구체를제거하는제1 퍼지(purge) 공정을, 제1 압력보다낮은제2 압력이하에서수행하고, 흡착된금속전구체와반응하는산화가스를제공하는공정을, 제1 압력이하에서수행하고, 미반응산화가스를제거하는제2 퍼지공정을, 제2 압력이하에서수행하여유전막을형성하고, 유전막상에상부금속층을형성하는것을포함한다.

Abstract translation: 制造半导体器件的方法包括形成下金属层，在下金属层上形成界面氧化膜，在第一压力下在界面氧化膜上提供金属前体，以将金属前体吸附到界面氧化膜中，执行 在第二压力下的第一吹扫过程以除去未吸附的金属前体，第二压力低于第一压力，在第一压力下提供氧化气体以与吸附的金属前体反应，在第二压力下进行第二吹扫过程 去除未反应的氧化气体并形成电介质膜，并在电介质膜上形成上层金属层。

公开(公告)号：KR1020170136826A

公开(公告)日：2017-12-12

申请号：KR1020160068846

申请日：2016-06-02

Applicant: 삼성전자주식회사

Inventor： 안세형 ,  김윤수 ,  문선민 ,  이진선 ,  장재완 ,  최재형

IPC: H01L49/02 ,  H01L27/08 ,  H01L27/10

CPC classification number: H01L27/10814 ,  H01L27/10823 ,  H01L27/10855 ,  H01L27/10876 ,  H01L27/10885 ,  H01L27/10888 ,  H01L28/90

Abstract: 반도체장치가제공된다. 상기반도체장치는, 기판상에형성된하부전극, 상기하부전극상에형성되는커패시터유전층, 및상기커패시터유전층상에형성된상부전극을포함하며, 상기커패시터유전층은, 상기하부전극상에형성되며제1 유전물질을포함하는베이스층, 및상기베이스층의적어도일부영역상에상기커패시터유전층의두께방향을따라적어도부분적으로연속적으로배치되고상기제1 유전물질과는다른제2 유전물질을포함하는유전물질입자층을포함한다.

Abstract translation: 提供了一种半导体器件。 的半导体器件，其包括一底电极，电容器介电层，和在形成于所述电容器电介质层上的上部电极，所述形成在下部电极上的第一遗传形成的衬底，该电容器介电层，上下电极 基底层包括被至少部分地布置成一排沿所述电容器介电层的厚度方向上的所述基极层包括所述第一至少一个部分的材料，以及介电材料粒子层是由第一电介质材料和所述电介质材料不同的 它包括。

公开(公告)号：KR1020170069347A

公开(公告)日：2017-06-21

申请号：KR1020150176056

申请日：2015-12-10

Applicant: 삼성전자주식회사

Inventor： 김경은 ,  김용관 ,  안세형 ,  장세명 ,  최재형 ,  김봉수 ,  황유상

IPC: H01L27/08 ,  H01L49/02 ,  H01L21/265 ,  H01L21/56 ,  H01L27/108

CPC classification number: H01L27/1085 ,  H01L21/283 ,  H01L21/31155 ,  H01L28/00 ,  H01L28/60

Abstract: 본발명의실시예에따른반도체장치의제조방법은기판상에차례로적층된하부지지막및 상부지지막을포함하는몰드구조체를형성하는것, 상기상부지지막및 상기하부지지막의일부분들에불순물을도핑하여, 상기상부지지막및 상기하부지지막각각은상기불순물이도핑된제 1 부분들및 상기제 1 부분들을둘러싸는제 2 부분을포함하는것 및상기상부및 상기하부지지막들의상기제 1 부분들을제거하여, 제 1 개구부들을갖는상부지지패턴및 제 2 개구부들을갖는하부지지패턴을형성하는것을포함할수 있다.

Abstract translation: 根据本发明实施例的制造半导体器件的方法包括：形成模制结构，该模制结构包括顺序地堆叠在衬底上的下支撑膜和上支撑膜，在上支撑膜和下支撑膜的部分上掺杂杂质， 其中，每个上支撑膜和下支撑膜包括掺杂有杂质的第一部分和围绕第一部分并去除上和下支撑膜的第一部分的第二部分， 形成具有第一开口的上支撑图案和具有第二开口的下支撑图案。

公开(公告)号：KR102148338B1

公开(公告)日：2020-08-26

申请号：KR1020130050114

申请日：2013-05-03

Applicant: 삼성전자주식회사

Inventor： 박기연 ,  김현준 ,  안세형 ,  박영근 ,  임기빈

IPC: H01L27/108 ,  H01L21/8242

公开(公告)号：KR1020160017793A

公开(公告)日：2016-02-17

申请号：KR1020140100600

申请日：2014-08-05

Applicant: 삼성전자주식회사

Inventor： 서종범 ,  박영근 ,  김봉현 ,  김선호 ,  김현준 ,  안세형 ,  안창무

IPC: H01L21/8242

CPC classification number: H01L28/90 ,  B05D1/60 ,  H01L27/10814 ,  H01L27/10852

Abstract: 본발명의일 실시예는,하부전극을형성하는단계, 하부전극상에유전막을형성하는단계, 유전막상에제1 상부전극을형성하는단계, 제1 상부전극의표면에유기실리콘소스를흡착시키는단계, 및유기실리콘소스가흡착된제1 상부전극상에제2 상부전극을형성하는단계를포함하는반도체소자의반도체소자의커패시터의제조방법을제공할수 있다.

Abstract translation: 根据本发明的实施例，制造半导体器件的电容器的方法包括以下步骤：形成下电极; 在下电极上形成电介质层; 在所述电介质层上形成第一上电极; 将有机硅源吸附到所述第一上电极的表面上; 以及在吸附有机硅源的第一上电极上形成第二上电极。 在形成SiGe层之前，有机硅源被吸附，其中SiGe层构成金属 - 绝缘体 - 金属电容器结构的上部电极，从而在使SiGe层的厚度均匀的同时形成具有再现性的SiGe层。

公开(公告)号：KR1020140131142A

公开(公告)日：2014-11-12

申请号：KR1020130050114

申请日：2013-05-03

Applicant: 삼성전자주식회사

Inventor： 박기연 ,  김현준 ,  안세형 ,  박영근 ,  임기빈

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L28/60 ,  H01L27/10808 ,  H01L27/1085 ,  H01L28/40 ,  H01L29/4236 ,  H01L29/513 ,  H01L29/517

Abstract: 유전막 및 전극간의 계면 처리 기술을 이용하여 유전막 내의 산소 원자의 손실을 방지함으로써, 캐패시터의 정전 용량 및 신뢰성이 개선된 반도체 소자를 제공하는 것이다. 상기 반도체 소자는 제1 도전체, 상기 제1 도전체 상에 형성되는 산화물 유전막, 상기 산화물 유전막 상에 형성되고, 제1 형성 엔탈피(formation enthalpy)를 갖고, 산소를 공여하는 계면막, 및 상기 계면막 상에 접하여 형성되고, 상기 제1 형성 엔탈피보다 높은 제2 형성 엔탈피를 갖는 제2 도전체를 포함한다.

Abstract translation: 提供一种半导体器件，其通过使用电介质层和电极之间的界面处理技术来防止电介质层中的氧原子的损伤来提高电容器的容量和可靠性。 半导体器件包括第一导体; 形成在第一导体上的氧化物电介质层; 形成在氧化物介电层上的界面层具有第一成形焓，并供给氧; 以及第二导体，其形成在所述界面层上以接触所述界面层并且具有高于所述第一形成焓的第二形成焓。