公开(公告)号：KR1020170042056A

公开(公告)日：2017-04-18

申请号：KR1020150141499

申请日：2015-10-08

Applicant: 삼성전자주식회사

Inventor： 이종섭 ,  엄경하 ,  이하늘 ,  정상교

IPC: H01L21/033 ,  G03F7/20

CPC classification number: H01L21/0337 ,  H01L21/32139 ,  H01L27/10844 ,  H01L27/11582 ,  H01L28/00

Abstract: 반도체소자의패턴형성방법은, 제1 및제2 영역들을갖는식각대상막상에하드마스크막을형성한다. 제1 및제2 영역들의하드마스크막상에제1 및제2 예비마스크패턴구조물들및 이들의측벽및 상면을덮는스페이서막을형성한다. 제1 및제2 예비마스크패턴구조물들, 및스페이서막을부분적으로제거하여, 제1 예비마스크패턴구조물의측벽을덮는제1 스페이서, 및제1 스페이서의상면보다높은상면을가지며제2 예비마스크패턴구조물의측벽을덮는제2 스페이서를각각형성한다. 제1 예비마스크패턴구조물을제거한다. 하드마스크막을부분적으로제거하여, 제1 폭을갖는제1 마스크패턴구조물, 및제1 폭보다넓은제2 폭을가지며제1 마스크패턴구조물의상면보다높은상면을갖는제2 마스크패턴구조물을각각형성한다. 식각대상막을부분적으로제거하여, 제3 폭을갖는제1 패턴구조물, 및제3 폭보다넓은제4 폭을가지며제1 패턴구조물의상면보다높은상면을갖는제2 패턴구조물을각각형성한다.

Abstract translation: 半导体元件的图案形成方法在要被蚀刻的膜上形成具有第一和第二区域的硬掩模膜。 在第一和第二区域的硬掩模膜上形成第一和第二备用掩模图案结构以及覆盖它们的侧壁和上表面的隔离膜。 第一mitje第二预备掩模图案的结构，和间隔物膜被部分地去除时，第一具有顶部比所述第一间隔物的上表面高，mitje覆盖预掩膜图案结构的侧壁第一间隔物掩模的预图案结构的第二侧壁 形成第二间隔物。 第一个初步掩模图案结构被移除。 通过部分地去除硬掩模膜的，具有比所述第一掩模图案的结构更小的宽的第二宽度，mitje 1宽度具有第一宽度，以形成第二掩模图案结构具有顶部比所述第一掩模图案的结构的上表面高，每 。 部分地除去由蚀刻膜，第四具有宽的宽度比所述第一图样结构，mitje 3具有3宽度的宽度，以形成第二图样结构具有顶部比第一图案结构的上表面高，分别。

公开(公告)号：KR1020110052412A

公开(公告)日：2011-05-18

申请号：KR1020100004570

申请日：2010-01-19

Applicant: 삼성전자주식회사

Inventor： 류용환 ,  황재성 ,  권성운 ,  엄경하

IPC: H01L21/8247 ,  H01L43/08

Abstract: PURPOSE: A method for forming a pattern structure and a method for manufacturing a semiconductor device are provided to suppress the composition change of a thin film after an etching process by uniformly etching elements included in the thin film. CONSTITUTION: A magnetic material layer including at least two element alloy materials and magnetic materials are formed on a substrate(10). The magnetic material layer includes a laminate structure for forming a magnetic tunnel junction structure. The magnetic material layer includes a lower magnetic film, a tunnel barrier film, and an upper magnetic film. The tunnel barrier film is made of metal oxide with an insulation property. A magnetic pattern(14) includes a lower magnetic film pattern(14a), a tunnel barrier film pattern(14b), and an upper magnetic film pattern(14c).

Abstract translation: 目的：提供用于形成图案结构的方法和制造半导体器件的方法，以通过均匀蚀刻包括在薄膜中的元素来抑制蚀刻处理后的薄膜的组成变化。 构成：在基板（10）上形成包括至少两种元素合金材料和磁性材料的磁性材料层。 磁性材料层包括用于形成磁性隧道结结构的叠层结构。 磁性材料层包括下部磁性膜，隧道阻挡膜和上部磁性膜。 隧道阻挡膜由具有绝缘性能的金属氧化物制成。 磁性图案（14）包括下部磁性膜图案（14a），隧道势垒膜图案（14b）和上部磁性膜图案（14c）。

公开(公告)号：KR102250656B1

公开(公告)日：2021-05-11

申请号：KR1020150141499

申请日：2015-10-08

Applicant: 삼성전자주식회사

Inventor： 이종섭 ,  엄경하 ,  이하늘 ,  정상교

IPC: H01L21/033 ,  H01L21/3213 ,  H01L27/11582

Abstract: 반도체소자의패턴형성방법은, 제1 및제2 영역들을갖는식각대상막상에하드마스크막을형성한다. 제1 및제2 영역들의하드마스크막상에제1 및제2 예비마스크패턴구조물들및 이들의측벽및 상면을덮는스페이서막을형성한다. 제1 및제2 예비마스크패턴구조물들, 및스페이서막을부분적으로제거하여, 제1 예비마스크패턴구조물의측벽을덮는제1 스페이서, 및제1 스페이서의상면보다높은상면을가지며제2 예비마스크패턴구조물의측벽을덮는제2 스페이서를각각형성한다. 제1 예비마스크패턴구조물을제거한다. 하드마스크막을부분적으로제거하여, 제1 폭을갖는제1 마스크패턴구조물, 및제1 폭보다넓은제2 폭을가지며제1 마스크패턴구조물의상면보다높은상면을갖는제2 마스크패턴구조물을각각형성한다. 식각대상막을부분적으로제거하여, 제3 폭을갖는제1 패턴구조물, 및제3 폭보다넓은제4 폭을가지며제1 패턴구조물의상면보다높은상면을갖는제2 패턴구조물을각각형성한다.

公开(公告)号：KR1020120089063A

公开(公告)日：2012-08-09

申请号：KR1020110010185

申请日：2011-02-01

Applicant: 삼성전자주식회사

Inventor： 엄경하 ,  권성운 ,  신철호 ,  정상섭

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L21/28273 ,  H01L21/28141 ,  H01L21/31051 ,  H01L21/76224 ,  H01L21/76897 ,  H01L45/143 ,  H01L45/144

Abstract: PURPOSE: A manufacturing method of a semiconductor device having a self-aligned plug is provided to have good electrical properties by forming lower electrodes and data storage plugs on a semiconductor substrate. CONSTITUTION: A conductive pattern is formed on a semiconductor substrate(31). An insulating layer with an opening part(549G) exposing the conductive pattern is formed. A data storage plug is formed on a lower electrode(551) and a spacer(550). The data storage plug includes a first side wall and a second side wall.

Abstract translation: 目的：通过在半导体衬底上形成下电极和数据存储插头，提供具有自对准插头的半导体器件的制造方法以具有良好的电性能。 构成：在半导体衬底（31）上形成导电图案。 形成具有露出导电图案的开口部（549G）的绝缘层。 数据存储插头形成在下电极（551）和间隔件（550）上。 数据存储插头包括第一侧壁和第二侧壁。

公开(公告)号：KR101767907B1

公开(公告)日：2017-08-16

申请号：KR1020110010185

申请日：2011-02-01

Applicant: 삼성전자주식회사

Inventor： 엄경하 ,  권성운 ,  신철호 ,  정상섭

IPC: H01L21/8247 ,  H01L27/115

Abstract: 기판에도전성패턴을형성한다. 상기도전성패턴을노출하는개구부를가진절연층을형성한다. 상기개구부의측벽및 상기도전성패턴상에하부전극및 스페이서를형성한다. 상기스페이서및 상기하부전극은상기절연층의상부표면보다낮다. 상기하부전극및 상기스페이서상에데이터저장플러그를형성한다. 상기데이터저장플러그는상기하부전극의측벽에정렬된제1 측벽및 상기스페이서의측벽에정렬된제2 측벽을갖는다. 상기데이터저장플러그상에비트라인을형성한다.

公开(公告)号：KR1020090010586A

公开(公告)日：2009-01-30

申请号：KR1020070073825

申请日：2007-07-24

Applicant: 삼성전자주식회사

Inventor： 하재규 ,  황재성 ,  채민철 ,  강윤승 ,  장대현 ,  이주범 ,  엄경하

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L21/76838 ,  H01L21/31144 ,  H01L21/3213 ,  H01L21/67063

Abstract: A method for manufacturing a non-volatile memory device is provided to prevent a gate structure from being damaged by performing two etching processes to expose a drain region and a source region. A tunnel oxide layer(112), a first conductive layer(114), a dielectric layer(116), and a second conductive layer(118) are successively formed on a substrate(100). A first mask pattern(120) is formed on the second conductive layer. Preliminary gate structures to expose a part with a drain region of the substrate are formed by etching the tunnel oxide layer, the first conductive layer, the dielectric layer, and the second conductive layer using the first mask pattern as an etching mask. A second mask pattern with an opening part to expose a part of an upper surface of the preliminary gate structures is formed by etching the first mask pattern partially. Gate structures to expose a part with a source region of the substrate are formed by etching the preliminary gate structures using the second mask pattern as the etching mask.

Abstract translation: 提供一种用于制造非易失性存储器件的方法，以通过执行两个蚀刻工艺来防止栅极结构被损坏以暴露漏极区域和源极区域。 在衬底（100）上依次形成隧道氧化物层（112），第一导电层（114），电介质层（116）和第二导电层（118）。 在第二导电层上形成第一掩模图案（120）。 通过使用第一掩模图案作为蚀刻掩模蚀刻隧道氧化物层，第一导电层，电介质层和第二导电层来形成用于暴露具有衬底的漏极区域的部分的初步栅极结构。 通过部分地蚀刻第一掩模图案，形成具有用于暴露预选栅极结构的上表面的一部分的开口部分的第二掩模图案。 通过使用第二掩模图案作为蚀刻掩模蚀刻预选栅极结构来形成用于暴露具有衬底的源极区域的部分的栅极结构。