公开(公告)号：KR1020060014217A

公开(公告)日：2006-02-15

申请号：KR1020040062820

申请日：2004-08-10

Applicant: 삼성전자주식회사

Inventor： 이병석 ,  엄태민 ,  전충삼 ,  양유신 ,  지윤정

IPC: H01L21/66

CPC classification number: G01R31/2601 ,  H01L22/12

Abstract: 박막의 수평한 표면을 검출하여 박막의 특성을 정확하게 측정하기 위한 박막의 특성 측정 방법 및 상기 방법을 수행하기 위한 박막의 특성 측정 장치에서, 수평 방향으로 위치된 기판 상에 형성된 박막 상으로 기 설정된 입사각을 갖는 입사 경로를 따라 광을 조사한다. 상기 광이 입사되는 박막 지점을 수평 방향으로 변화시키면서 상기 기판에 대하여 상기 입사각과 실질적으로 동일한 반사각을 갖는 반사 경로 상에 위치된 감지센서를 이용하여 상기 반사 경로를 따라 반사된 광을 검출한다. 상기 반사된 광이 검출된 상기 박막의 지점에 탐침을 접촉하여 상기 박막의 특성을 측정한다. 한편, 상기 박막의 수평한 표면에 탐침을 접촉하여 상기 박막의 특성을 측정하기 위한 박막의 특성 측정 장치를 구비한다. 따라서, 상기 박막의 수평한 표면에 탐침을 접촉하여 상기 박막 및 탐침과의 접촉면적을 항상 동일하게 유지시킴으로써 상기 박막의 특성을 정확하게 측정할 수 있다.

公开(公告)号：KR100546303B1

公开(公告)日：2006-01-26

申请号：KR1020020001462

申请日：2002-01-10

Applicant: 삼성전자주식회사

Inventor： 엄태민 ,  전충삼 ,  양유신

IPC: H01L21/66

CPC classification number: H01L22/12 ,  G01R31/303 ,  H01L21/76802 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 본 발명은 코로나 전하를 이용한 집적회로 소자의 콘택홀 모니터링 방법을 제공한다. 본 발명은 반도체 웨이퍼 상에 콘택홀들이 형성된 단위칩의 전면에 코로나 전하를 전사시킨 후, 상기 단위칩의 표면 전압을 측정한다. 이어서, 상기 전사된 코로나 전하량과 상기 측정된 단위칩의 표면 전압간의 상관 그래프를 얻은 다음, 상기 상관 그래프를 분석하여 상기 단위칩의 표면 전압의 포화 현상 또는 표면 전압의 감소 현상의 발생 유무에 따라 상기 단위칩에 형성된 콘택홀들의 미개구를 판단한다. 이에 따라, 본 발명은 집적회로 소자의 제조시 인라인에서 주사전자현미경을 사용하지 않고 간편하게 콘택홀의 미개구 발생에 대해 모니터링함으로써 제조 수율이 떨어지지 않게 할 수 있다.

公开(公告)号：KR1020030061093A

公开(公告)日：2003-07-18

申请号：KR1020020001462

申请日：2002-01-10

Applicant: 삼성전자주식회사

Inventor： 엄태민 ,  전충삼 ,  양유신

IPC: H01L21/66

CPC classification number: H01L22/12 ,  G01R31/303 ,  H01L21/76802 ,  H01L2924/0002 ,  H01L2924/00

Abstract: PURPOSE: A method of monitoring a contact hole using corona charge in an integrated circuit device is provided to be capable of easily detecting the generation of a defective contact hole at in-line when manufacturing the IC device without using an SEM(Scanning Electron Microscope). CONSTITUTION: Corona charge is transcribed onto the entire surface of a unit chip formed on a semiconductor wafer(100). The surface voltage of the unit chip having a plurality of contact holes, is measured(102). A relation graph between the transcribed corona charge quantity and the measured surface voltage of the unit chip, is obtained(104). The defective extent of the contact holes of the unit chip is decided by analyzing the relation graph(106).

Abstract translation: 目的：提供一种在集成电路器件中使用电晕电荷监测接触孔的方法，以便在不使用SEM（扫描电子显微镜）的情况下容易地检测在制造IC器件时在线生成不良接触孔， 。 构成：将电晕电荷转录到形成在半导体晶片（100）上的单元芯片的整个表面上。 测量具有多个接触孔的单元芯片的表面电压（102）。 得到转印电晕电荷量与单位芯片测得的表面电压之间的关系图（104）。 通过分析关系图（106）来确定单元芯片的接触孔的缺陷程度。

公开(公告)号：KR1020150142361A

公开(公告)日：2015-12-22

申请号：KR1020140071024

申请日：2014-06-11

Applicant: 삼성전자주식회사

Inventor： 김선호 ,  남기훈 ,  엄태민 ,  허석 ,  황재철

IPC: H01L21/677

CPC classification number: B25J9/042 ,  B25J9/1065 ,  B25J9/107 ,  H01L21/67742 ,  Y10S901/15 ,  Y10T74/20305

Abstract: 링크구조체가제공된다. 상기링크구조체는제1 링크, 일단이제1 링크의일단과연결되는제2 링크, 일단이제1 링크의일단과연결되고제2 링크의상부에배치되는제3 링크, 제1 링크를제1 회전축을중심으로회전운동시키는제1 엑츄에이터및 제3 링크를제1 회전축과다른제2 회전축을중심으로회전운동시키는제2 액츄에이터를포함하되, 제1 및제2 액츄에이터는제1 링크내에위치한다.

Abstract translation: 提供了能够使用连杆结构驱动3个自由度的连杆结构，并且通过使磁流体密封件的使用最小化来降低制造成本。 所述连杆结构包括第一连杆，具有连接到所述第一连杆的端部的端部的第二连杆，具有连接到所述第一连杆的端部的端部并且设置在所述第二连杆的一部分上的第三连杆 所述第一旋转轴部分地设置在所述第一连杆中，所述第一致动器被构造成围绕所述第一旋转轴旋转所述第一连杆; 第二旋转轴部分地设置在第二连杆中，第二旋转轴不同于第一旋转轴，第二致动器被构造成使第二连杆围绕第二旋转轴旋转，第一和第二致动器设置在第一连杆 。

公开(公告)号：KR1020060006172A

公开(公告)日：2006-01-19

申请号：KR1020040055062

申请日：2004-07-15

Applicant: 삼성전자주식회사

Inventor： 엄태민 ,  전충삼 ,  양유신 ,  지윤정

IPC: G01R31/02

CPC classification number: G01R31/1263 ,  Y10T29/41

Abstract: 반도체 기판의 셀 어레이 영역 내에서 선택된 셀 블록 상에 형성된 유전막의 누설 전류 특성을 검사하기 위한 방법 및 장치에서, 코로나 차저(corona charger)는 상기 선택된 셀 블록 상에 코로나 이온 전하를 도포하고, 다수의 측정 프로브 들 중에서 선택된 측정 프로브는 상기 유전막의 표면 전압 변화를 측정한다. 프로브 제어부는 상기 셀 블록의 크기에 따라 상기 다수의 측정 프로브들 중에서 하나를 선택하며, 상기 반도체 기판의 이미지 데이터를 이용하여 상기 선택된 측정 프로브를 상기 선택된 셀 블록 상에 정렬시킨다. 데이터 처리 유닛은 상기 측정된 표면 전압 변화를 나타내는 측정 스펙트럼과 기 설정된 기준 데이터를 비교하여 상기 유전막의 누설 전류 특성을 결정한다. 따라서, 개개의 셀 블록에 대한 유전막의 누설 전류 특성을 용이하게 검사할 수 있다.

公开(公告)号：KR1020040046527A

公开(公告)日：2004-06-05

申请号：KR1020020074473

申请日：2002-11-27

Applicant: 삼성전자주식회사

Inventor： 엄태민 ,  전상문 ,  최선용 ,  전충삼 ,  류관우 ,  김박송 ,  양유신

IPC: H01L21/66

CPC classification number: G01R31/303 ,  G01R31/311

Abstract: PURPOSE: A contamination measuring method of a semiconductor substrate and an apparatus for carrying out the same are provided to be capable of selectively measuring an aiming portion of the semiconductor substrate. CONSTITUTION: A semiconductor substrate having a pattern on its upper surface is loaded(S12) in a contamination measuring apparatus. The position information of a measurement portion is checked by detecting the pattern(S14). The loaded semiconductor substrate is transferred for measuring the backside portion of the semiconductor substrate corresponding to the measurement portion by receiving the position information(S16). The contamination of the semiconductor substrate due to metal is selectively measured at the backside portion of the semiconductor substrate corresponding to the measurement portion(S18).

Abstract translation: 目的：提供半导体衬底的污染测量方法及其执行装置，以能够选择性地测量半导体衬底的瞄准部分。 构成：在其上表面具有图案的半导体衬底（S12）被装载在污染测量装置中。 通过检测图案来检查测量部分的位置信息（S14）。 通过接收位置信息，转移负载的半导体衬底用于测量对应于测量部分的半导体衬底的背面部分（S16）。 在对应于测量部分的半导体衬底的背面部分选择性地测量由金属引起的半导体衬底的污染（S18）。

公开(公告)号：KR100657789B1

公开(公告)日：2006-12-14

申请号：KR1020040055062

申请日：2004-07-15

Applicant: 삼성전자주식회사

Inventor： 엄태민 ,  전충삼 ,  양유신 ,  지윤정

IPC: G01R31/02

CPC classification number: G01R31/1263 ,  Y10T29/41

Abstract: 반도체 기판의 셀 어레이 영역 내에서 선택된 셀 블록 상에 형성된 유전막의 누설 전류 특성을 검사하기 위한 방법 및 장치에서, 코로나 차저(corona charger)는 상기 선택된 셀 블록 상에 코로나 이온 전하를 도포하고, 다수의 측정 프로브 들 중에서 선택된 측정 프로브는 상기 유전막의 표면 전압 변화를 측정한다. 프로브 제어부는 상기 셀 블록의 크기에 따라 상기 다수의 측정 프로브들 중에서 하나를 선택하며, 상기 반도체 기판의 이미지 데이터를 이용하여 상기 선택된 측정 프로브를 상기 선택된 셀 블록 상에 정렬시킨다. 데이터 처리 유닛은 상기 측정된 표면 전압 변화를 나타내는 측정 스펙트럼과 기 설정된 기준 데이터를 비교하여 상기 유전막의 누설 전류 특성을 결정한다. 따라서, 개개의 셀 블록에 대한 유전막의 누설 전류 특성을 용이하게 검사할 수 있다.

公开(公告)号：KR100499176B1

公开(公告)日：2005-07-01

申请号：KR1020020074473

申请日：2002-11-27

Applicant: 삼성전자주식회사

Inventor： 엄태민 ,  전상문 ,  최선용 ,  전충삼 ,  류관우 ,  김박송 ,  양유신

IPC: H01L21/66

CPC classification number: G01R31/303 ,  G01R31/311

Abstract: 상부면에 패턴이 형성되어 있는 반도체 기판에서 금속에 의한 오염을 측정하는 방법 및 장치가 개시되어 있다. 반도체 기판에서 측정 부위의 위치 정보를 파악한다. 상기 측정 부위와 대응하는 반도체 기판의 이면 부위가 측정되도록 상기 반도체 기판을 이동한다. 상기 측정 부위와 대응하는 반도체 기판의 이면 부위에서 금속에 의한 반도체 기판의 오염을 측정한다. 따라서, 측정을 원하는 영역에서 금속에 의한 오염을 측정할 수 있다.

公开(公告)号：KR100620451B1

公开(公告)日：2006-09-11

申请号：KR1020050002168

申请日：2005-01-10

Applicant: 삼성전자주식회사

Inventor： 이정호 ,  최정식 ,  조준현 ,  엄태민 ,  이지현

IPC: H01L21/336 ,  H01L21/8242

CPC classification number: H01L21/022 ,  C23C16/403 ,  C23C16/405 ,  C23C16/45531 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/02186 ,  H01L21/0228 ,  H01L21/28194 ,  H01L21/3142 ,  H01L21/31604 ,  H01L21/31616 ,  H01L21/31645 ,  H01L29/517

Abstract: 금속산화 합금막, 금속산화막 형성방법과 이를 이용한 게이트 구조물 및 커패시터의 제조 방법이 개시되어 있다. 기판 상에 제1 금속 산화물을 포함하는 제1 박막을 형성하면서 상기 제1 금속 산화물이 상기 제1 박막 상에 형성될 제2 박막으로 이동이 가능한 두께를 갖도록 형성한다. 상기 제1 박막 상에 제2 금속 산화물을 포함하는 상기 제2 박막을 형성하면서 상기 제2 금속 산화물이 상기 제1 박막으로 이동이 가능한 두께를 갖도록 형성한다. 상기 기판 상에 상기 제1 박막에 포함된 제1 금속 산화물과 상기 제2 박막에 포함된 제2 금속 산화물이 혼합되어 단일막 구조를 갖도록 형성한다. 그 결과 현저하게 향상된 누설 전류 제어특성과 우수한 고유전율의 특성을 갖는 금속산화 합금막이 형성된다.

公开(公告)号：KR1020060081764A

公开(公告)日：2006-07-13

申请号：KR1020050002168

申请日：2005-01-10

Applicant: 삼성전자주식회사

Inventor： 이정호 ,  최정식 ,  조준현 ,  엄태민 ,  이지현

IPC: H01L21/336 ,  H01L21/8242

CPC classification number: H01L21/022 ,  C23C16/403 ,  C23C16/405 ,  C23C16/45531 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/02186 ,  H01L21/0228 ,  H01L21/28194 ,  H01L21/3142 ,  H01L21/31604 ,  H01L21/31616 ,  H01L21/31645 ,  H01L29/517

Abstract: A metal oxide alloy layer comprises a first layer including a first metal oxide and having a first thickness, and a second layer formed on the first layer, the second layer including a second metal oxide and having a second thickness, wherein a value of the first thickness is such that the first metal oxide is allowed to move into the second layer and a value of the second thickness is such that the second metal oxide is allowed to move into the first layer to form a single-layered structure in which the first and second metal oxides are mixed.

Abstract translation: 金属氧化物膜，金属氧化物膜形成方法，使用该金属氧化物膜形成方法的栅极结构以及电容器的制造方法。 包括第一金属氧化物的第一薄膜形成在衬底上，并且第一金属氧化物形成为具有能够移动到要在第一薄膜上形成的第二薄膜的厚度。 包括第二金属氧化物的第二薄膜形成在第一薄膜上，而第二金属氧化物形成为具有能够移动到第一薄膜的厚度。 包括在第一薄膜中的第一金属氧化物和包含在第二薄膜中的第二金属氧化物在基板上混合以具有单一膜结构。 结果，形成了具有显着改进的漏电流控制特性和优异的高介电常数特性的金属氧化物合金膜。