-
公开(公告)号：KR1020060134670A
公开(公告)日：2006-12-28
申请号：KR1020050054556
申请日：2005-06-23
Applicant: 삼성전자주식회사
IPC: H01L21/02
Abstract: An apparatus for automatically opening/closing a keyboard attached to a semiconductor fabricating equipment and a method for controlling the same are provided to open or close a keyboard cover and a keyboard assembly by accurately determining when use of the keyboard is completed. An open/close switch(112) is driven in accordance with use of a keyboard. A cylinder(120) is fixed to a keyboard cover. A drive unit(118) moves the cylinder linearly. A cylinder connecting device is connected to the cylinder to convert a linear motion of the cylinder into a rotary motion and then transmit it to a keyboard assembly(102). A controller(104) controls the drive unit when the open/close switch is turned on.
Abstract translation: 提供一种用于自动打开/关闭附接到半导体制造设备的键盘的装置及其控制方法，以通过精确地确定键盘的使用何时完成来打开或关闭键盘盖和键盘组件。 根据使用键盘驱动开/关开关（112）。 气缸（120）固定在键盘盖上。 驱动单元（118）线性移动气缸。 气缸连接装置连接到气缸以将气缸的直线运动转换成旋转运动，然后将其传送到键盘组件（102）。 当打开/关闭开关打开时，控制器（104）控制驱动单元。
-
公开(公告)号：KR1020050005862A
公开(公告)日：2005-01-15
申请号：KR1020030045758
申请日：2003-07-07
Applicant: 삼성전자주식회사
IPC: H01L21/027
CPC classification number: G03F9/7092 , G03F7/70616
Abstract: PURPOSE: A method and an apparatus of aligning a wafer are provided to reduce a period of forming a template pattern by using only image data to form the template pattern. CONSTITUTION: A first wafer is aligned to form a first template pattern corresponding to the first wafer(S100). Image data of a second wafer different from the first wafer are inputted(S200). A second template pattern corresponding to the second wafer is generated by using the image data of the second wafer(S300). The second wafer is aligned by using the second template pattern(S400).
Abstract translation: 目的：提供一种对准晶片的方法和装置，以通过仅使用图像数据来形成模板图案来减少形成模板图案的周期。 构成：将第一晶片对准以形成对应于第一晶片的第一模板图案（S100）。 输入与第一晶片不同的第二晶片的图像数据（S200）。 通过使用第二晶片的图像数据来生成与第二晶片相对应的第二模板图案（S300）。 通过使用第二模板图案对准第二晶片（S400）。
-
公开(公告)号：KR1020070031514A
公开(公告)日：2007-03-20
申请号：KR1020050085991
申请日：2005-09-15
Applicant: 삼성전자주식회사
IPC: H01L21/027 , H01L21/66
CPC classification number: H01L22/12 , G01N21/956 , G03F7/70625
Abstract: 미세 구조물의 임계 치수를 정확하게 측정할 수 있는 측정 방법에 따르면, ⅰ)기판 상에 형성된 미세 구조물의 이미지에서 미세 구조물의 제1측 둘레를 커버하는 제1 측정 박스 및 제1 측정 박스에 대하여 선대칭 관계를 가지며 미세 구조물의 제2측 둘레를 커버하는 제2 측정 박스를 포함하는 측정 세트를 설정하고, ⅱ)제1 측정 박스 내의 제1측 둘레를 따라서 복수개의 제1 측정 지점들을 설정한다. ⅲ)제2 측정 박스 내의 제2측 둘레를 따라서 복수개의 제2 측정 지점들을 설정하고, ⅳ)제1 측정 지점들 간의 거리를 합산하여 제1 소계값을 획득한다. ⅴ)제2 측정 지점들 간의 거리를 합산하여 제2 소계값을 획득하고, ⅵ)제1 소계값과 제2 소계값을 합산하여 총계값을 획득한다. ⅶ)미세 구조물에 대한 측정 세트의 위치를 변경시켜가며 ⅱ) 및 ⅵ)를 반복적으로 수행하여 총계값들을 획득하는 하고, ⅷ)총계값들 중에서 최소 값이 획득된 측정 세트의 위치에서 미세 구조물의 임계 치수를 측정한다.
-
公开(公告)号：KR100489656B1
公开(公告)日：2005-05-17
申请号：KR1020030010883
申请日：2003-02-21
Applicant: 삼성전자주식회사
IPC: H01L21/027
Abstract: 기판 계측 장치의 에러를 탐지하는 방법이 개시되어 있다. 상기 방법은 상기 기판 계측 장치를 이용하여 기판 상에 형성된 패턴의 선폭을 측정하고, 상기 선폭이 불량으로 판단되는 경우, 상기 선폭을 측정하는 기판 계측 장치의 동작 상태에 대한 데이터를 형성한다. 상기 기판 계측 장치의 동작 상태에 대한 데이터와 기 입력된 기판 계측 장치의 에러 유형에 대한 데이터를 비교 분석하여 상기 기판 계측 장치에 발생한 에러의 위치와 에러의 종류를 파악하고, 상기 비교 분석의 결과를 디스플레이한다. 상기 비교 분석 결과를 통하여 상기 기판 계측 장치의 에러 발생 위치와 종류를 실시간으로 확인할 수 있다. 따라서 시간의 지연없이 상기 기판 계측 장치의 에러를 분석하여 조치할 수 있다.
-
公开(公告)号：KR1020050004933A
公开(公告)日：2005-01-13
申请号：KR1020030042563
申请日：2003-06-27
Applicant: 삼성전자주식회사
IPC: H01L21/68
Abstract: PURPOSE: An apparatus for loading a wafer carrier is provided to precisely detect whether a wafer carrier is loaded to plate by using a load port. CONSTITUTION: A protrusion formed on the lower surface of a wafer carrier is inserted into a plate(110). A groove(120) for guiding the loading position of the wafer carrier is formed on the upper surface of the plate. The wafer carrier is placed on the plate. A sensor(140) detects the protrusion inserted into the groove and determines whether the wafer carrier is loaded. A sensor block(130) is formed in a manner that the sensor is received in the bottom of the groove.
Abstract translation: 目的：提供一种用于装载晶片载体的装置，以通过使用负载端口精确检测晶片载体是否被装载到平板。 构成：将形成在晶片载体的下表面上的突起插入板（110）中。 用于引导晶片载体的装载位置的槽（120）形成在板的上表面上。 将晶片载体放置在板上。 传感器（140）检测插入凹槽中的突起并确定晶片载体是否被加载。 传感器块（130）以传感器被容纳在槽的底部的方式形成。
-
Patent Agency Ranking
公开(公告)号：KR1020000015472A
公开(公告)日：2000-03-15
申请号：KR1019980035399
申请日：1998-08-29
Applicant: 삼성전자주식회사
IPC: H01L21/00
Abstract: PURPOSE: A measuring method of vertical height of pattern using inline scan electronic microscope for analyzing semiconductor device is provide to enhance the reliability of the measured results. CONSTITUTION: The measuring method of vertical height of pattern using inline scan electronic microscope for analyzing semiconductor device comprises: a step scanning beam on a semiconductor substrate which pattern is formed on to photograph said pattern, whereby displaying the distribution of the intensity of said beam matched to the profile of said pattern on a monitor; a step positioning the first and second measuring lines of said monitor on prescribed region of bottom of the profile having the distribution displayed on said monitor, whereby measuring the length of the base line of said profile; a step measuring the gradient of the slope line connecting the tip points of said base line and said profile; and a step measuring the vertical height of said profile by using the length of said base line and said gradient.
Abstract translation: 目的：提供使用在线扫描电子显微镜分析半导体器件的图案垂直高度的测量方法，以提高测量结果的可靠性。 构成：使用在线扫描电子显微镜分析半导体器件的图案的垂直高度的测量方法包括：在半导体衬底上的步进扫描光束，形成图案以拍摄所述图案，由此显示所述光束的强度分布匹配 到所述图案的轮廓在监视器上; 将所述监视器的第一和第二测量线定位在具有显示在所述监视器上的分布的所述轮廓的底部的规定区域上，由此测量所述轮廓的基线的长度; 测量连接所述基线的尖端点和所述轮廓的斜线的梯度的步骤; 以及通过使用所述基线的长度和所述梯度来测量所述轮廓的垂直高度的步骤。
-
公开(公告)号：KR1019980011961A
公开(公告)日：1998-04-30
申请号：KR1019960027108
申请日：1996-07-04
Applicant: 삼성전자주식회사
IPC: H01L21/302
-
公开(公告)号：KR100514169B1
公开(公告)日：2005-09-09
申请号：KR1020030045758
申请日：2003-07-07
Applicant: 삼성전자주식회사
IPC: H01L21/027
CPC classification number: G03F9/7092 , G03F7/70616
Abstract: 이미지 변형 기술을 사용하여 웨이퍼를 정렬하는 방법 및 이를 실현하는 장치가 개시되어 있다. 제1 웨이퍼에 대해 형성된 이미지를 이용하여, 종류를 달리하는 제2 웨이퍼를 정렬장치내로 투입하기 이전에 제2 웨이퍼의 이미지의 정보를 입력하여 제2 웨이퍼의 템플릿 패턴을 형성한다. 형성된 제2 템플릿 패턴은 제1 웨이퍼의 템플릿 패턴의 변형을 통해 얻어진 것이며, 기존의 방법에서 제2 템플릿 패턴을 형성하기 위해 제2 웨이퍼를 스캐닝하는 절차는 생략된다. 이를 통하여 다른 종류의 웨이퍼의 정렬에 필요한 이미지를 형성하는데 소요되는 시간이 감소되며, 웨이퍼없이도 정렬에 필요한 이미지가 얻어진다.
-
公开(公告)号：KR1020040043988A
公开(公告)日：2004-05-27
申请号：KR1020020072468
申请日：2002-11-20
Applicant: 삼성전자주식회사
IPC: H01L21/68
Abstract: PURPOSE: A hold assembly of a semiconductor fabrication system is provided to prevent interruption of a fabrication process by loading correctly a semiconductor substrate on the holder of a holder assembly. CONSTITUTION: A hold assembly of a semiconductor fabrication system includes a holder and a guide. A semiconductor substrate is loaded on an upper surface of the holder(300). The guide(310) is formed around a circumference of the holder. The guide is used for sliding the semiconductor substrate to a center part of the holder when the semiconductor substrate is loaded on the upper surface of the holder. The length of the guide is more than 7mm. The guide has a gradient over 20 degrees between a vertical line of the holder and the outside of the holder. A coating layer(310a) including WC/Co is formed on the guide.
Abstract translation: 目的：提供半导体制造系统的保持组件以通过正确地将半导体衬底加载到保持器组件的保持器上来防止制造工艺的中断。 构成：半导体制造系统的保持组件包括保持器和引导件。 半导体衬底被装载在保持器（300）的上表面上。 引导件（310）围绕保持件的圆周形成。 当半导体衬底装载在保持器的上表面上时，引导件用于将半导体衬底滑动到保持器的中心部分。 引导件的长度大于7mm。 引导件在支架的垂直线和支架外侧之间具有超过20度的梯度。 在引导件上形成包括WC / Co的涂层（310a）。
-
公开(公告)号：KR1019980083862A
公开(公告)日：1998-12-05
申请号：KR1019970019340
申请日：1997-05-19
Applicant: 삼성전자주식회사
IPC: H01L21/00
Abstract: 본 발명은 금속막이 형성된 반도체 기판 상에 리소그래피(Lithography)공정을 진행할 때, 노칭(Notching)현상이 발생되는 것을 방지하는 반도체장치의 제조방법에 관한 것이다.
본 발명은, 금속막이 형성된 반도체 기판 상에 포토레지스트를 전면도포한 후, 노광공정을 통해서 포토레지스트 패턴을 형성하는 반도체장치의 제조방법에 있어서, 상기 금속막과 상기 포토레지스트 패턴 사이에 0.2 이하의 반사도를 가지는 PE-산화막을 형성시킴을 특징으로 한다.
따라서, 금속막이 형성된 반도체 기판 상에 최적화된 PE-산화막만을 형성하여 노칭현상을 방지함으로써 공정을 단순화할 수 있고, 공정기간을 단축시켜 수율을 향상시킬 수 있는 효과가 있다.
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.019 seconds)
