公开(公告)号：KR100621563B1

公开(公告)日：2006-09-19

申请号：KR1020040088941

申请日：2004-11-03

Applicant: 삼성전자주식회사

Inventor： 김기철 ,  배금종 ,  조인욱 ,  이병진 ,  임벼리

IPC: H01L27/115 ,  B82Y10/00

CPC classification number: H01L29/66833 ,  H01L21/28282 ,  H01L29/7923

Abstract: 내구성이 향상되고 판독이 정확한 비휘발성 메모리 소자가 제공된다. 비휘발성 메모리 소자는 반도체 기판 내에 형성된 트렌치와, 트렌치 내에 형성된 게이트 전극과, 게이트 전극과 트렌치의 양 측면 하부 및 하면 사이에 개재된 게이트 전극 절연층과, 트렌치의 양 측면 상부와 게이트 전극 사이에 개재되고 터널링층, 트래핑층 및 차폐층으로 이루어진 트랩 구조물 및 게이트 전극 절연층이 개재되지 않은 트렌치를 중심으로 반도체 기판의 양측에 형성되고, 트래핑층과 일부 오버랩되어 형성되는 소스/드레인 영역을 포함한다. 또한, 내구성이 향상되고 판독이 정확한 비휘발성 메모리 소자 제조 방법이 제공된다.
비휘발성 메모리, 트렌치 게이트, SONOS

公开(公告)号：KR1020050080315A

公开(公告)日：2005-08-12

申请号：KR1020040008389

申请日：2004-02-09

Applicant: 삼성전자주식회사

Inventor： 임벼리

IPC: H01L21/8247

CPC classification number: H01L29/7923 ,  H01L27/11563

Abstract: 비휘발성 메모리 소자 제조 방법이 제공된다. 비휘발성 메모리 소자 제조 방법은 화학기상 증착법 이용하여 오엔오 층을 형성시킨후, 플라즈마 식각으로 국부적 오엔오 패턴을 형성하고 화학적 건식 식각 공정을 사용하여 노출되어 있는 실리콘 질화막을 식각하여, 전하의 방전 특성이 개선된 비휘발성 메모리 소자를 제조한다.

公开(公告)号：KR1020060014016A

公开(公告)日：2006-02-14

申请号：KR1020040108429

申请日：2004-12-18

Applicant: 삼성전자주식회사

Inventor： 김기철 ,  배금종 ,  조인욱 ,  이병진 ,  김진희 ,  임벼리 ,  김상수

IPC: H01L27/115 ,  B82Y40/00

CPC classification number: H01L29/7923 ,  H01L21/28282 ,  H01L29/66833

Abstract: 비대칭 채널 구조를 가진 비휘발성 메모리 소자가 제공된다. 비휘발성 메모리 소자는 반도체 기판, 반도체 기판에 형성되며 n형 불순물로 도핑된 소오스/드레인 영역, 반도체 기판 상의 소정의 영역에 배치되며 전하들이 터널링 되는 터널링막, 및 터널링막 상에 형성되며 터널링되는 전하들이 트랩되는 전하 트랩층을 포함하는 트랩 구조물, 트랩 구조물과 노출된 반도체 기판 상에 형성된 게이트 절연막, 게이트 절연막 상에 형성된 게이트 전극, 및 소오스/드레인 영역 사이의 채널 영역으로, 트랩 구조물 하부의 제1 채널 영역 및 게이트 절연막 하부의 제2 채널 영역을 포함하고, 제1 채널 영역의 문턱전압이 제2 채널 영역의 문턱 전압보다 낮은 채널 영역을 포함한다. 또한, 비대칭 채널 구조형 반도체 소자를 이용한 비휘발성 메모리 소자의 제조 방법도 제공된다.
비대칭 채널, 반도체 소자, 비휘발성 메모리, 로컬 오엔오, 문턱전압

Abstract translation: 提供了具有非对称沟道结构的非易失性存储器件。 非易失性存储器件包括：半导体基片，它被设置掺杂有n型杂质源的半导体基板上形成/漏区，在半导体衬底上的预定区域，其在其上的电荷隧穿的隧穿膜形成的电荷，以及隧穿膜隧穿 被捕获结构时，阱结构，并用其捕集阱结构的半导体衬底上形成的绝缘膜，形成在所述栅极上的栅电极之间的沟道区绝缘膜，以及源/漏区的栅极，较低的第一电荷陷阱层中的曝光 在所述栅绝缘膜下方的沟道区和第二沟道区，其中所述第一沟道区的阈值电压低于所述第二沟道区的阈值电压。 还提供了一种使用非对称沟道结构型半导体​​器件制造非易失性存储器件的方法。

公开(公告)号：KR1020050038764A

公开(公告)日：2005-04-29

申请号：KR1020030074001

申请日：2003-10-22

Applicant: 삼성전자주식회사

Inventor： 김기철 ,  고광욱 ,  배금종 ,  김상수 ,  임벼리

IPC: H01L27/115

CPC classification number: G11C16/0425

Abstract: 비휘발성 메모리 소자의 프로그램 방법을 제공한다. 이 방법은 비휘발성 메모리 소자를 프리-프로그램하는 것과 상기 프리-프로그램된 비휘발성 메모리 소자를 메인-프로그램하는 것을 포함한다. 상기 비휘발성 메모리 소자는 반도체 기판 상에 차례로 적층된 터널 유전막, 전하저장층, 블로킹 유전막 및 게이트 전극을 포함할 수 있다. 상기 전하저장층은 전기적으로 부유된 도전층 또는 트랩 사이트를 갖는 유전층일 수 있다.

公开(公告)号：KR100558004B1

公开(公告)日：2006-03-06

申请号：KR1020030074001

申请日：2003-10-22

Applicant: 삼성전자주식회사

Inventor： 김기철 ,  고광욱 ,  배금종 ,  김상수 ,  임벼리

IPC: H01L27/115

CPC classification number: G11C16/0425

Abstract: 비휘발성 메모리 소자의 프로그램 방법을 제공한다. 반도체 기판과 게이트 전극 사이에 개재된 전하저장층 및 상기 게이트 전극 양단의 상기 반도체 기판 내에 형성된 소오스/드레인을 포함하는 비휘발성 메모리 소자의 프로그램 방법에 있어서, 상기 프로그램 방법은 상기 비휘발성 메모리 소자의 상기 전하저장층에 CHEI(channel hot electron injection) 방법을 이용하여 전하를 주입하여 문턱 전압을 증가시키는 프리-프로그램을 실시하는 것을 포함한다. 이때, 상기 프리-프로그램 시 상기 게이트 전극 및 상기 드레인에 각각 제 1 게이트 전압 및 제 1 드레인 전압을 인가한다. 이어, 상기 프리-프로그램된 상기 비휘발성 메모리 소자에 CHEI 방법을 이용하여 메인-프로그램을 실시하되, 상기 메인-프로그램 시 상기 게이트 전극에 상기 제 1 게이트 전압 보다 높은 제 2 게이트 전압 및 상기 드레인에 상기 제 1 드레인 전압 보다 높은 제 2 드레인 전압을 인가한다.
비휘발성 메모리 소자, 전하저장층, 프로그램, 게이트, 문턱전압

公开(公告)号：KR1020050077203A

公开(公告)日：2005-08-01

申请号：KR1020040005155

申请日：2004-01-27

Applicant: 삼성전자주식회사

Inventor： 조인욱 ,  배금종 ,  김기철 ,  이병진 ,  김진희 ,  임벼리 ,  김상수

IPC: G11C16/12

CPC classification number: G11C16/0425 ,  H01L27/115 ,  H01L29/42324 ,  H01L29/7885

Abstract: 공통의 드레인 라인들을 구비하는 비휘발성 메모리 셀 어레이 및 그의 동작 방법을 제공한다. 선택 셀의 게이트 및 상기 선택 셀과 워드라인을 공유하는 메모리 셀들의 게이트들에 양의 전압을 인가한다. 상기 선택 셀의 드레인 및 적어도 상기 선택 셀과 드레인 라인을 공유하는 메모리 셀들의 드레인들에 제1 전압을 인가한다. 상기 선택 셀의 소오스 및 상기 선택 셀과 비트라인을 공유하는 메모리 셀들의 소오스들에 상기 제1 전압 보다 낮은 제2 전압을 인가하여, 상기 선택 셀의 상기 전하저장영역에 전자를 주입시켜 프로그램한다. 상기 선택 셀에 연결되지 않은 비트라인들에 상기 제2 전압 보다 높은 제3 전압을 인가한다.

公开(公告)号：KR100482372B1

公开(公告)日：2005-04-14

申请号：KR1020020076230

申请日：2002-12-03

Applicant: 삼성전자주식회사

Inventor： 박문한 ,  임벼리 ,  유재윤

IPC: H01L21/31

CPC classification number: H01L21/28202 ,  H01L21/3144 ,  H01L29/513 ,  H01L29/518

Abstract: 본 발명은 반도체 소자의 게이트 산화막 형성방법에 관한 것으로, 본 발명은 반도체 기판에 형성된 자연산화막 및 상기 자연산화막의 제거로 인해 발생된 산화막을 제거하는 세정공정을 수행하는 제1 단계와; 상기 세정공정이 완료된 반도체 기판의 표면거칠기를 감소시키기 위한 수소보호막을 형성하는 수소 어닐링공정을 수행하는 제2 단계와; 상기 결과물 상에 게이트 산화막을 형성하는 제3 단계와; 상기 반도체 기판 내부로 이온이 침투되는 것을 방지하기 위해 상기 게이트 산화막에 질화처리를 수행하는 제4 단계로 이루어진다.

公开(公告)号：KR100609067B1

公开(公告)日：2006-08-09

申请号：KR1020040108429

申请日：2004-12-18

Applicant: 삼성전자주식회사

Inventor： 김기철 ,  배금종 ,  조인욱 ,  이병진 ,  김진희 ,  임벼리 ,  김상수

IPC: H01L27/115 ,  B82Y40/00

Abstract: 비대칭 채널 구조를 가진 비휘발성 메모리 소자가 제공된다. 비휘발성 메모리 소자는 반도체 기판, 반도체 기판에 형성되며 n형 불순물로 도핑된 소오스/드레인 영역, 반도체 기판 상의 소정의 영역에 배치되며 전하들이 터널링 되는 터널링막, 및 터널링막 상에 형성되며 터널링되는 전하들이 트랩되는 전하 트랩층을 포함하는 트랩 구조물, 트랩 구조물과 노출된 반도체 기판 상에 형성된 게이트 절연막, 게이트 절연막 상에 형성된 게이트 전극, 및 소오스/드레인 영역 사이의 채널 영역으로, 트랩 구조물 하부의 제1 채널 영역 및 게이트 절연막 하부의 제2 채널 영역을 포함하고, 제1 채널 영역의 문턱전압이 제2 채널 영역의 문턱 전압보다 낮은 채널 영역을 포함한다. 또한, 비대칭 채널 구조형 반도체 소자를 이용한 비휘발성 메모리 소자의 제조 방법도 제공된다.
비대칭 채널, 반도체 소자, 비휘발성 메모리, 로컬 오엔오, 문턱전압

公开(公告)号：KR100558003B1

公开(公告)日：2006-03-06

申请号：KR1020030066939

申请日：2003-09-26

Applicant: 삼성전자주식회사

Inventor： 김기철 ,  조인욱 ,  이병진 ,  김상수 ,  임벼리

IPC: H01L27/115 ,  B82Y10/00

CPC classification number: H01L29/792 ,  B82Y10/00 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/42332 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66825 ,  H01L29/66833

Abstract: 복수개의 유전체 나노클러스터들을 채택하는 비휘발성 메모리 셀 및 그것을제조하는 방법이 개시된다. 상기 비휘발성 메모리 셀은 채널영역을 갖는 반도체기판을 구비한다. 상기 채널영역 상부를 컨트롤 게이트가 가로지른다. 상기 채널영역과 상기 컨트롤 게이트 사이에 컨트롤 게이트 유전막이 개재된다. 상기 채널영역과 상기 컨트롤 게이트 유전막 사이에 복수개의 유전체(dielectric) 나노클러스터들이 개재된다. 상기 나노클러스터들은 상기 컨트롤 게이트 유전막에 의해 서로 이격된다. 상기 복수개의 유전체 나노클러스터들 각각의 상에 나노도트들이 배치된다. 상기 나노도트들은 볼록한 상부표면을 갖는다. 상기 채널영역과 상기 유전체 나노클러스터들 사이에 터널유전막이 개재된다. 또한, 소오스와 드레인이 상기 채널영역 및 상기 컨트롤 게이트를 사이에 두고 서로 이격되도록 반도체 기판내에 위치한다.
유전체 나노클러스터(dielectric nanocluster), 나노도트(nano dot), 비휘발성 메모리 셀(nonvolatile memory cell).

公开(公告)号：KR1020040079065A

公开(公告)日：2004-09-14

申请号：KR1020030013978

申请日：2003-03-06

Applicant: 삼성전자주식회사

Inventor： 이화성 ,  유재윤 ,  이호 ,  이승환 ,  임벼리

IPC: H01L29/73

CPC classification number: H01L29/66287 ,  H01L29/0804 ,  H01L29/7375 ,  H01L29/7378

Abstract: PURPOSE: A bipolar device fabricating method including a germane gas pretreatment on a single crystalline silicon layer is provided to perform a pretreatment process using germane gas in the same deposition equipment as used in forming a polycrystalline silicon layer by an in-situ process by effectively cleaning the surface of the single crystalline silicon layer for constituting a base region and/or a capping silicon layer that contacts the lower part of the polycrystalline silicon layer. CONSTITUTION: A base region(300) is formed on a collector region(210,250) by a single crystalline silicon layer. An emitter region is formed on the single crystalline silicon layer by a polycrystalline silicon layer. Before the polycrystalline silicon layer is formed, a pretreatment process is performed on the surface of the single crystalline silicon layer by using germane gas.

Abstract translation: 目的：提供一种在单晶硅层上进行锗烷气体预处理的双极器件制造方法，通过有效清洗，通过原位工艺在与形成多晶硅层相同的沉积设备中进行使用锗烷气体的预处理工艺 用于构成基极区域的单晶硅层的表面和/或与多晶硅层的下部接触的覆盖硅层。 构成：通过单晶硅层在集电极区（210,250）上形成基极区（300）。 通过多晶硅层在单晶硅层上形成发射极区域。 在形成多晶硅层之前，通过使用锗烷气体对单晶硅层的表面进行预处理工艺。