公开(公告)号：KR1020060015182A

公开(公告)日：2006-02-16

申请号：KR1020040064032

申请日：2004-08-13

Applicant: 삼성전자주식회사

Inventor： 김상수 ,  배금종 ,  조인욱 ,  김진희

IPC: H01L27/115

CPC classification number: H01L27/11568 ,  H01L27/105 ,  H01L27/11573 ,  Y10S438/954

Abstract: 부분 소노스 게이트 구조를 갖는 비휘발성 메모리소자의 제조방법을 제공한다. 상기 비휘발성 메모리소자의 제조 방법들은 셀 트랜지스터 영역, 고 전압 트랜지스터 영역, 중 전압 트랜지스터 영역 및 저 전압 트랜지스터 영역을 갖는 반도체기판을 준비하고, 상기 셀 트랜지스터 영역 내의 반도체기판 상에 셀 게이트 절연 영역을 한정하는 적어도 하나의 기억저장 패턴을 형성하는 것을 구비한다. 상기 셀 게이트 절연 영역 내의 반도체기판 상에 산화방지막을 형성한다. 상기 산화방지막은 열 산화 방법에 의한 실리콘산질화막으로 형성할 수 있다. 상기 고 전압 트랜지스터 영역 내의 반도체기판 상에 하부 게이트절연막을 형성한다. 상기 기억저장 패턴, 상기 산화방지막 및 상기 하부 게이트절연막 상에 콘포말 한 상부 절연막을 형성한다. 상기 중 전압 트랜지스터 영역 내의 반도체기판 상에 상기 상부 절연막 및 상기 하부 게이트절연막을 합친 두께보다 얇은 중 전압 게이트절연막을 형성하고, 상기 저 전압 트랜지스터 영역 내의 반도체기판 상에 상기 중 전압 게이트절연막 두께보다 얇은 저 전압 게이트절연막을 형성한다.

公开(公告)号：KR1020050119977A

公开(公告)日：2005-12-22

申请号：KR1020040045142

申请日：2004-06-17

Applicant: 삼성전자주식회사

Inventor： 김상수 ,  강성택 ,  조인욱 ,  양정환

IPC: H01L27/115

CPC classification number: H01L29/66833 ,  H01L21/28282 ,  H01L29/792

Abstract: 적어도 두 개의 다른 채널농도를 갖는 비휘발성 플래시 메모리 소자 및 그 제조방법을 제공한다. 상기 비휘발성 플래시 메모리 소자는 반도체기판 내에 서로 이격되도록 배치된 소오스 영역 및 드레인 영역을 구비한다. 상기 소오스 영역과 상기 드레인 영역 사이의 상기 반도체기판 상에 상기 소오스 영역과 인접하여 차례로 적층된 터널링층 패턴, 전하트랩층 패턴 및 차폐층 패턴이 배치된다. 상기 터널링층 패턴 하부의 상기 반도체기판 내에 제 1 채널영역이 배치된다. 상기 드레인 영역과 상기 제 1 채널영역 사이의 상기 반도체기판 상에 게이트 절연막이 배치된다. 상기 게이트 절연막 하부의 상기 반도체기판 내에 제 2 채널영역이 배치된다. 상기 제 2 채널영역은 상기 제 1 채널영역과 다른 농도를 갖는다. 상기 차폐층 패턴 및 상기 게이트 절연막을 동시에 덮는 게이트 전극이 배치된다.

公开(公告)号：KR1020050077203A

公开(公告)日：2005-08-01

申请号：KR1020040005155

申请日：2004-01-27

Applicant: 삼성전자주식회사

Inventor： 조인욱 ,  배금종 ,  김기철 ,  이병진 ,  김진희 ,  임벼리 ,  김상수

IPC: G11C16/12

CPC classification number: G11C16/0425 ,  H01L27/115 ,  H01L29/42324 ,  H01L29/7885

Abstract: 공통의 드레인 라인들을 구비하는 비휘발성 메모리 셀 어레이 및 그의 동작 방법을 제공한다. 선택 셀의 게이트 및 상기 선택 셀과 워드라인을 공유하는 메모리 셀들의 게이트들에 양의 전압을 인가한다. 상기 선택 셀의 드레인 및 적어도 상기 선택 셀과 드레인 라인을 공유하는 메모리 셀들의 드레인들에 제1 전압을 인가한다. 상기 선택 셀의 소오스 및 상기 선택 셀과 비트라인을 공유하는 메모리 셀들의 소오스들에 상기 제1 전압 보다 낮은 제2 전압을 인가하여, 상기 선택 셀의 상기 전하저장영역에 전자를 주입시켜 프로그램한다. 상기 선택 셀에 연결되지 않은 비트라인들에 상기 제2 전압 보다 높은 제3 전압을 인가한다.

公开(公告)号：KR100234394B1

公开(公告)日：1999-12-15

申请号：KR1019960052390

申请日：1996-11-06

Applicant: 삼성전자주식회사

Inventor： 조인욱

IPC: H01L21/302

Abstract: 본 발명은 반도체 장치의 제조방법에 관해 개시한다. 본 발명은 페시베이션층을 적어도 4개의 절연막으로 형성한다. 특히, 패시베이션층의 제1 절연막의 전면에 종래의 PSG막 대신 플라즈마 베이스 화학기상증착법에 의한 산화막인 PTEOS막을 형성함으로써 HPO3의 생성을 억제할 수 있어서 도전층의 전기화학적인 부식을 방지할 수 있다. 또한, 옥시나이트라이드막의 사용으로 기계적 스트레스를 감소시켜 알루미늄 배선의 크랙이나 보이드형성을 방지할 수 있다. 뿐만아니라 상기 옥시나이트라이드막은 기존의 나이트라이드막에 비해 수소성분이 절반수준이므로 습기에 대한 장벽능력이 향상된다. 이외에도 평탄화층으로 SOG를 사용함으로써 스텝 커버리지가 개선된다. 따라서 본 발명에 의한 반도체장치의 제조방법은 제품의 신뢰성을 높일 수 있음과 아울러 제품의 특성불량을 방지할 수 있다.

公开(公告)号：KR100665186B1

公开(公告)日：2007-01-09

申请号：KR1020040064097

申请日：2004-08-14

Applicant: 삼성전자주식회사

Inventor： 김기철 ,  배금종 ,  조인욱 ,  이병진 ,  김진희 ,  김상수

IPC: H01L27/115 ,  B82Y10/00

CPC classification number: H01L29/66833 ,  H01L21/28282 ,  H01L29/792

Abstract: 전기적 특성이 향상된 비휘발성 메모리 소자가 제공된다. 비휘발성 메모리 소자는 소스/드레인 영역이 형성된 반도체 기판 상에 형성된 게이트 전극과, 반도체 기판과 게이트 전극 사이에 개재되고 전자 터널링층 및 전하 트래핑층으로 이루어진 트랩 구조물과, 게이트 전극과 전하 트래핑층 사이에 개재되고, 게이트 전극 내부의 전자가 전하 트래핑층으로 백-터널링되는 것을 저지하며 게이트 전극보다 일함수가 큰 금속으로 이루어진 전자 백-터널링 저지층을 포함한다. 전기적 특성이 향상된 비휘발성 메모리 소자 제조 방법 또한 제공된다.
비휘발성 메모리, 일함수, 서브 게이트 전극, SONOS

公开(公告)号：KR1020060015373A

公开(公告)日：2006-02-17

申请号：KR1020040064097

申请日：2004-08-14

Applicant: 삼성전자주식회사

Inventor： 김기철 ,  배금종 ,  조인욱 ,  이병진 ,  김진희 ,  김상수

IPC: H01L27/115 ,  B82Y10/00

CPC classification number: H01L29/66833 ,  H01L21/28282 ,  H01L29/792

Abstract: 전기적 특성이 향상된 비휘발성 메모리 소자가 제공된다. 비휘발성 메모리 소자는 소스/드레인 영역이 형성된 반도체 기판 상에 형성된 게이트 전극과, 반도체 기판과 게이트 전극 사이에 개재되고 전자 터널링층 및 전하 트래핑층으로 이루어진 트랩 구조물과, 게이트 전극과 전하 트래핑층 사이에 개재되고, 게이트 전극 내부의 전자가 전하 트래핑층으로 백-터널링되는 것을 저지하며 게이트 전극보다 일함수가 큰 금속으로 이루어진 전자 백-터널링 저지층을 포함한다. 전기적 특성이 향상된 비휘발성 메모리 소자 제조 방법 또한 제공된다.
비휘발성 메모리, 일함수, 서브 게이트 전극, SONOS

公开(公告)号：KR1020060014016A

公开(公告)日：2006-02-14

申请号：KR1020040108429

申请日：2004-12-18

Applicant: 삼성전자주식회사

Inventor： 김기철 ,  배금종 ,  조인욱 ,  이병진 ,  김진희 ,  임벼리 ,  김상수

IPC: H01L27/115 ,  B82Y40/00

CPC classification number: H01L29/7923 ,  H01L21/28282 ,  H01L29/66833

Abstract: 비대칭 채널 구조를 가진 비휘발성 메모리 소자가 제공된다. 비휘발성 메모리 소자는 반도체 기판, 반도체 기판에 형성되며 n형 불순물로 도핑된 소오스/드레인 영역, 반도체 기판 상의 소정의 영역에 배치되며 전하들이 터널링 되는 터널링막, 및 터널링막 상에 형성되며 터널링되는 전하들이 트랩되는 전하 트랩층을 포함하는 트랩 구조물, 트랩 구조물과 노출된 반도체 기판 상에 형성된 게이트 절연막, 게이트 절연막 상에 형성된 게이트 전극, 및 소오스/드레인 영역 사이의 채널 영역으로, 트랩 구조물 하부의 제1 채널 영역 및 게이트 절연막 하부의 제2 채널 영역을 포함하고, 제1 채널 영역의 문턱전압이 제2 채널 영역의 문턱 전압보다 낮은 채널 영역을 포함한다. 또한, 비대칭 채널 구조형 반도체 소자를 이용한 비휘발성 메모리 소자의 제조 방법도 제공된다.
비대칭 채널, 반도체 소자, 비휘발성 메모리, 로컬 오엔오, 문턱전압

Abstract translation: 提供了具有非对称沟道结构的非易失性存储器件。 非易失性存储器件包括：半导体基片，它被设置掺杂有n型杂质源的半导体基板上形成/漏区，在半导体衬底上的预定区域，其在其上的电荷隧穿的隧穿膜形成的电荷，以及隧穿膜隧穿 被捕获结构时，阱结构，并用其捕集阱结构的半导体衬底上形成的绝缘膜，形成在所述栅极上的栅电极之间的沟道区绝缘膜，以及源/漏区的栅极，较低的第一电荷陷阱层中的曝光 在所述栅绝缘膜下方的沟道区和第二沟道区，其中所述第一沟道区的阈值电压低于所述第二沟道区的阈值电压。 还提供了一种使用非对称沟道结构型半导体​​器件制造非易失性存储器件的方法。

公开(公告)号：KR1020050073981A

公开(公告)日：2005-07-18

申请号：KR1020040002136

申请日：2004-01-13

Applicant: 삼성전자주식회사

Inventor： 이재동 ,  김기철 ,  조인욱

IPC: H01L27/115

CPC classification number: H01L21/022 ,  H01L21/02329 ,  H01L21/0234 ,  H01L21/3144 ,  H01L27/11568 ,  H01L29/66833

Abstract: A method for manufacturing a dielectric layer structure for a non-volatile memory cell is provided. A method includes forming a first dielectric layer for tunneling on a semiconductor substrate, a second dielectric layer on the first dielectric layer to store charges, nitrogenizing surface of the second dielectric layer, and forming a third dielectric layer the nitridedsecond dielectric layer.

公开(公告)号：KR100182918B1

公开(公告)日：1999-04-15

申请号：KR1019960016024

申请日：1996-05-14

Applicant: 삼성전자주식회사

Inventor： 조인욱

IPC: H01L21/335

Abstract: 본 발명은 P형의 반도체 기판상에 CMOS 트랜지스터를 제조하는 방법에 관한 것으로서, 특히 소오스/드레인 영역과 LDD영역을 갖는 트랜지스터의 제조공정중 사진공정을 한 단계 생략할 수 있는 방법을 제공한다. 즉, 예비 산화막을 먼저 성장시키고 스페이서를 형성함으로써, 이온 주입공정시 별도의 마스크를 사용하지 않고도 LDD영역을 형성할 수 있도록 하여, 사진 공정을 생략함을서 현격히 생산시간을 단축 할 수 있고 게이트 실리콘의 소모를 줄여 반도체 디바이스의 불량을 감소하는 효과를 나타내는 것을 특징으로 한다.

公开(公告)号：KR100621563B1

公开(公告)日：2006-09-19

申请号：KR1020040088941

申请日：2004-11-03

Applicant: 삼성전자주식회사

Inventor： 김기철 ,  배금종 ,  조인욱 ,  이병진 ,  임벼리

IPC: H01L27/115 ,  B82Y10/00

CPC classification number: H01L29/66833 ,  H01L21/28282 ,  H01L29/7923

Abstract: 내구성이 향상되고 판독이 정확한 비휘발성 메모리 소자가 제공된다. 비휘발성 메모리 소자는 반도체 기판 내에 형성된 트렌치와, 트렌치 내에 형성된 게이트 전극과, 게이트 전극과 트렌치의 양 측면 하부 및 하면 사이에 개재된 게이트 전극 절연층과, 트렌치의 양 측면 상부와 게이트 전극 사이에 개재되고 터널링층, 트래핑층 및 차폐층으로 이루어진 트랩 구조물 및 게이트 전극 절연층이 개재되지 않은 트렌치를 중심으로 반도체 기판의 양측에 형성되고, 트래핑층과 일부 오버랩되어 형성되는 소스/드레인 영역을 포함한다. 또한, 내구성이 향상되고 판독이 정확한 비휘발성 메모리 소자 제조 방법이 제공된다.
비휘발성 메모리, 트렌치 게이트, SONOS