-
公开(公告)号：KR20210028057A
公开(公告)日：2021-03-11
申请号：KR1020200033117A
申请日：2020-03-18
Applicant: 삼성전자주식회사
IPC: G09G3/20
CPC classification number: G09G3/2092 , G09G2310/08 , G09G2320/0693 , G09G2340/00
Abstract: 본 발명의 실시 형태에 따른 디스플레이 장치는 기준 클락 신호 및, 데이터 신호에 클럭 신호가 임베딩된 데이터 패킷을 출력하는 타이밍 컨트롤러와, 상기 기준 클락 신호와 상기 데이터 패킷을 수신하는 클락 데이터 복원 회로와, 상기 수신된 데이터 패킷에 기초한 화상을 표시하는 디스플레이 패널을 포함하고, 상기 클락 데이터 복원 회로가 상기 타이밍 컨트롤러로부터 상기 기준 클락 신호를 수신할 때, 제1 내부 클락 신호를 이용하여 상기 수신된 기준 클락 신호의 주파수 범위를 검출하고, 상기 검출된 주파수 범위에 따라 상기 클락 데이터 복원 회로의 지터 특성을 결정하는 파라미터를 조절하며, 상기 제1 내부 클락 신호의 주파수를 조절하여 제2 내부 클락 신호를 출력하고, 상기 클락 데이터 복원 회로가 상기 타이밍 컨트롤러로부터 상기 데이터 패킷을 수신할 때, 상기 데이터 패킷으로부터 상기 데이터 신호와 상기 데이터 신호에 동기된 클락 신호를 복원한다.
-
公开(公告)号：KR1020110017275A
公开(公告)日：2011-02-21
申请号：KR1020090074856
申请日：2009-08-13
Applicant: 삼성전자주식회사
Abstract: PURPOSE: A clock recovery circuit and a sampling signal generating device including the same are provided to use an adaptively generated clock window signal, thereby transmitting a signal at high speed. CONSTITUTION: A clock code detecting unit(110) receives a transmission signal with a clock code to detect an edge of the clock code. The clock code detecting unit generates a clock transition signal based on an edge of the clock code. A clock signal generating unit(130) generates a restoration clock signal in response to the clock transition signal.
Abstract translation: 目的：提供一种时钟恢复电路和包括该时钟恢复电路的采样信号发生装置，以使用自适应生成的时钟窗口信号，从而高速传送信号。 构成：时钟代码检测单元（110）用时钟码接收发送信号以检测时钟码的边缘。 时钟代码检测单元基于时钟码的边缘产生时钟转换信号。 时钟信号生成单元（130）响应于时钟转换信号产生恢复时钟信号。
-
公开(公告)号：KR1020090088529A
公开(公告)日：2009-08-20
申请号：KR1020080013858
申请日：2008-02-15
Applicant: 삼성전자주식회사
CPC classification number: G09G3/3688 , G09G2330/021
Abstract: A data driving unit and a liquid crystal display including of the same are provided to prevent malfunction of the liquid crystal display by pre-charging and pre-discharging the data signal from the data driver selectively. In a data driving unit and a liquid crystal display including of the same, a charge sharing] switch(430) is connected with an output terminal of a first buffer(410) and the output of a second buffer(420). A controller(440) compares a previous line time data pattern and a current line time data pattern, and the controller outputs a control signal for controlling a switching operation of the charge sharing switch according to a comparison result.
Abstract translation: 提供数据驱动单元和包括该数据驱动单元的液晶显示器，以通过选择性地从数据驱动器预充电和预排放数据信号来防止液晶显示器的故障。 在数据驱动单元和包括该数据驱动单元的液晶显示器中，电荷共享开关（430）与第一缓冲器（410）的输出端子和第二缓冲器（420）的输出端连接。 控制器（440）比较前一行时间数据模式和当前行时间数据模式，并且控制器根据比较结果输出用于控制电荷共享开关的切换操作的控制信号。
-
公开(公告)号：KR1020050032728A
公开(公告)日：2005-04-08
申请号：KR1020030068661
申请日：2003-10-02
Applicant: 삼성전자주식회사
IPC: B41J3/44
CPC classification number: H05K7/1422 , H05K1/148
Abstract: A multi-functional apparatus is provided to reduce the total number of circuit boards and to minimize electromagnetic interference by integrally forming a plurality of circuit boards. A multi-functional apparatus(100) includes a first circuit board(201) aligned at an inner portion of a lower surface(101) of the multi-functional apparatus(100) and a second circuit board(202) aligned at one surface(103) of the multi-functional apparatus(100). Both ends of the second circuit board(202) are adjacent to both sides of one surface(103) of the multi-functional apparatus(100). A third circuit board(103) is aligned at an inner portion of an upper surface(102) of the multi-functional apparatus(100) in order to feed current or a control signal to a scan module.
Abstract translation: 提供一种多功能设备，以减少电路板的总数，并通过整体地形成多个电路板来最小化电磁干扰。 多功能设备（100）包括在多功能设备（100）的下表面（101）的内部对准的第一电路板（201）和在一个表面（...）排列的第二电路板（202） 103）的多功能装置（100）。 第二电路板（202）的两端与多功能设备（100）的一个表面（103）的两侧相邻。 第三电路板（103）在多功能设备（100）的上表面（102）的内部对准，以便向扫描模块馈送电流或控制信号。
-
公开(公告)号：KR101609250B1
公开(公告)日：2016-04-06
申请号：KR1020080118352
申请日：2008-11-26
Applicant: 삼성전자주식회사
IPC: H04L29/10
CPC classification number: G06F13/4269 , H04L12/12 , Y02D50/40
Abstract: 본발명은송신기로부터수신기로포인트투 포인트방식으로전달되는데이터스트림을이용하는송수신시스템의인터페이스방법을개시(disclose)한다. 상송수신시스템의인터페이스방법은, 송신기또는수신기에전원이최초로공급될때 및상기송신기로부터전송되는데이터스트림을이용하여적어도하나의수신기를리셋시키는단계및 상기수신된데이터스트림에따라상기수신기를동작시키는단계를구비하며, 상기수신기를동작시키는단계는, 상기데이터스트림에따라상기수신기에저장된제어정보를업 데이트시키는단계및 상기데이터스트림에포함된리얼데이터를수신하는단계중 적어도하나를구비한다.
-
Patent Agency Ranking
公开(公告)号：KR100646864B1
公开(公告)日：2006-11-23
申请号：KR1020040070663
申请日：2004-09-04
Applicant: 삼성전자주식회사
Inventor： 임정필
IPC: H04N1/04
CPC classification number: H04N1/1017 , H04N1/00976 , H04N2201/02485 , H04N2201/0442 , H04N2201/0446
Abstract: 본 발명에 의한 스캔유닛은, 원고가 올려지는 원고대를 갖춘 스캔 프레임; 상기 원고대의 하부에서 이동하며 원고를 독취하는 독취센서; 상기 독취센서를 지지하는 브래킷; 상기 독취센서의 이동을 가이드하는 가이드 샤프트; 및 상기 독취센서에서 발생하는 전자파 에너지를 스캔 프레임으로 바이패스시키기 위한 접지유닛;을 포함한다. 접지유닛은 상기 브래킷과 상기 가이드 샤프트를 전기적으로 연결하는 수단을 포함한다.
접지, 전자파장해, EMI, GND, GROUND, EARTH, 스캔, 복사, SCAN, COPYAbstract translation: 根据本发明的扫描单元包括：扫描框架，其具有放置文档的文档台; 读取传感器在原稿台的下部移动并读取原稿; 支撑读取传感器的支架; 一个引导轴，用于引导读取传感器的运动; 还有一个接地单元，用于将读取传感器产生的电磁波能量绕过扫描帧。 接地单元包括用于电连接托架和导向轴的装置。
-
公开(公告)号：KR100598118B1
公开(公告)日：2006-07-10
申请号：KR1020050002997
申请日：2005-01-12
Applicant: 삼성전자주식회사
Inventor： 임정필
IPC: H05K3/46
Abstract: 본 발명은 복수의 신호층과, 상기 복수의 신호층 사이에 개재하는 그라운드층 및 전원층과, 상기 복수의 신호층 간에 신호전류가 흐르는 경로를 제공하는 신호선 비아를 가지는 적층형 인쇄회로기판에 관한 것으로서, 상기 복수의 신호층 중 어느 하나에 설치되고, 상기 그라운드층과 상기 전원층에 전기적으로 연결되어 상기 신호전류에 대한 복귀전류가 흐르는 경로를 제공하는 적어도 하나의 스티칭 캐패시터를 포함하는 것을 특징으로 한다. 이에 의해, 신호전류의 발생시 EMI의 발생을 최소화하도록 복귀전류의 경로를 형성한다.
인쇄회로기판(PCB), 전류루프, EMIAbstract translation: 本发明涉及一种具有信号线经由以提供流过所述多个信号层和接地层和电源层和所述多个信号层之间夹的多个信号层的之间的信号电流的路径的多层印刷电路板 设置在多个信号层中的任一个，它被电连接到所述接地层和电源层和包括至少一个缝合电容器，其提供返回电流流至信号电流的路径 。 因此，当产生信号电流时，形成返回电流的路径以最小化EMI的产生。
-
公开(公告)号：KR1020150026361A
公开(公告)日：2015-03-11
申请号：KR1020130105094
申请日：2013-09-02
Applicant: 삼성전자주식회사
IPC: G09G3/20
CPC classification number: G06F1/12 , G09G3/20 , G09G5/008 , G09G2310/027 , G09G2330/06 , G09G2330/12 , G09G2370/08
Abstract: A clock data recovery device according to an embodiment of the present invention includes: a clock recovering unit which separates a recovery clock signal and a data signal from an input signal and generates a clock error signal by corresponding to the noise of the input signal; a clock generating unit which generates one or more delay clock signals by receiving a control voltage, generates the delay clock signals by delaying the recovery clock signal in a first mode, generates the delay clock signal by delaying the generated delay clock signal in a second mode, and changes the first mode into the second mode by corresponding to the clock error signal; a phase difference detecting unit which compares the recovery clock signal and at least one delay clock signal among the delay clock signals and generates a voltage control signal; and a control voltage generating unit which receives the voltage control signal and generates the control voltage.
Abstract translation: 根据本发明实施例的时钟数据恢复装置包括：时钟恢复单元，其从输入信号中分离恢复时钟信号和数据信号，并通过对应于输入信号的噪声产生时钟误差信号; 时钟发生单元，其通过接收控制电压产生一个或多个延迟时钟信号，通过在第一模式中延迟恢复时钟信号来产生延迟时钟信号，通过在第二模式下延迟产生的延迟时钟信号来产生延迟时钟信号 并且通过对应于时钟误差信号将第一模式改变为第二模式; 相位差检测单元，其将所述恢复时钟信号与所述延迟时钟信号中的至少一个延迟时钟信号进行比较，并产生电压控制信号; 以及控制电压产生单元，其接收所述电压控制信号并产生所述控制电压。
-
公开(公告)号：KR1020110134197A
公开(公告)日：2011-12-14
申请号：KR1020100054054
申请日：2010-06-08
Applicant: 삼성전자주식회사
IPC: G11C8/00 , G11C5/14 , G11C7/22 , H03L7/081 , G11C11/4074
CPC classification number: H03L7/0816 , H03L7/095 , G11C8/00 , G11C5/14 , G11C7/22 , G11C7/222 , G11C11/4074 , H03L7/0814
Abstract: PURPOSE: A voltage control delay line, a delay locked loop circuit including the same, and a multi-phase clock generator are provided to stably operate in an initial process by equalizing delay properties between a plurality of clocks signals. CONSTITUTION: A voltage control delay line(120) operates in response to a lock signal and a voltage control signal and generates a plurality of clock signals which successively delay an input clock signal using a unit delay block. A phase frequency detection circuit generates an up signal and a down signal by using a clock signal with the fastest phase and a clock signal with the lowest phase. A charge pump/loop filter(140) generates a voltage control signal in response to the up signal and the down signal. A lock detection circuit(150) generates a lock signal in response to the up signal and the down signal.
Abstract translation: 目的：提供电压控制延迟线，包括其的延迟锁定环电路和多相时钟发生器，以通过均衡多个时钟信号之间的延迟特性来在初始处理中稳定地操作。 构成：电压控制延迟线（120）响应于锁定信号和电压控制信号而工作，并且产生使用单位延迟块来连续延迟输入时钟信号的多个时钟信号。 相位频率检测电路通过使用具有最快相位的时钟信号和具有最低相位的时钟信号来产生上升信号和下降信号。 电荷泵/环路滤波器（140）响应于上升信号和下降信号产生电压控制信号。 锁定检测电路（150）响应于上升信号和下降信号产生锁定信号。
-
公开(公告)号：KR1020100062216A
公开(公告)日：2010-06-10
申请号：KR1020080120685
申请日：2008-12-01
Applicant: 삼성전자주식회사
CPC classification number: H04L25/06 , G09G5/006 , G09G2310/0291 , H03K19/018528 , H04L25/0272 , H04L25/02
Abstract: PURPOSE: A transceiving system and a signal transceiving method are provided to increase a transfer rate while transmitting a signal soundly. CONSTITUTION: A transmitter(110) generates two voltage signals(V3,V4) by switching the first reference voltage(VTOP) and the second reference voltage(VBOT). A receiver(150) receives the two voltage signals. A reference voltage generator(111) generates the first reference voltage and the second reference voltage. A switch block(115) outputs the two voltage signals by switching the first reference voltage and the second reference voltage. Resistance(RRX) receives the two voltage signals.
Abstract translation: 目的：提供收发系统和信号收发方法，以在发送信号时提高传输速率。 构成：变送器（110）通过切换第一参考电压（VTOP）和第二参考电压（VBOT）来产生两个电压信号（V3，V4）。 接收器（150）接收两个电压信号。 参考电压发生器（111）产生第一参考电压和第二参考电压。 开关块（115）通过切换第一参考电压和第二参考电压来输出两个电压信号。 电阻（RRX）接收两个电压信号。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.021 seconds)
