公开(公告)号：KR101617642B1

公开(公告)日：2016-05-09

申请号：KR1020090107111

申请日：2009-11-06

Applicant: 삼성전자주식회사

Inventor： 김정환 ,  강운병 ,  이동훈 ,  권운성 ,  장형선

IPC: H01L23/28

CPC classification number: H01L2224/13 ,  H01L2924/16235

Abstract: 반도체패키지및 이의제조방법을제공한다. 이반도체패키지의반도체칩은, 화소부를구비하고, 상기반도체칩 상에투명기판이개재되고, 상기투명기판과상기반도체칩 사이에접착패턴, 및상기반도체칩과상기투명기판사이에상기접착패턴과이격되는적어도하나의결로방지물(dew proofer)이제공된다. 이반도체패키지는결로방지물을포함함으로써화소부영역의투명기판의표면에결로가형성되는것을방지할수 있다. 이로써화상의왜곡을방지할수 있다.

公开(公告)号：KR101446330B1

公开(公告)日：2014-10-02

申请号：KR1020080009058

申请日：2008-01-29

Applicant: 삼성전자주식회사

Inventor： 이혁재 ,  조태제 ,  권용환 ,  강운병 ,  이충선 ,  권운성 ,  장형선

IPC: H01L23/02

CPC classification number: H01L27/14623 ,  H01L27/14618 ,  H01L27/14636 ,  H01L2224/02372 ,  H01L2224/05001 ,  H01L2224/05009 ,  H01L2224/05023 ,  H01L2224/05548 ,  H01L2224/05624 ,  H01L2224/05666 ,  H01L2224/05671 ,  H01L2224/13 ,  H01L2924/00014 ,  H01L2224/05099

Abstract: 본 발명의 이미지 센서는 기판의 표면에 마련된 광전 변환부와, 광전 변환부의 전기적 신호를 전달하되 기판을 관통하여 형성된 관통 비아와, 기판의 배면에서 관통 비아와 연결된 외부 접속 단자와, 기판의 배면에 부분적으로 형성되어 기판 배면에서 광전 변환부로 투과되는 투과광을 차단하는 차광층을 포함하되, 상기 차광층은 상기 외부 접속 단자 및 상기 관통 비아와 오버랩되지 않는 상기 기판의 배면에 형성되어 있다.

公开(公告)号：KR1020090048920A

公开(公告)日：2009-05-15

申请号：KR1020070115032

申请日：2007-11-12

Applicant: 삼성전자주식회사

Inventor： 권용환 ,  강운병 ,  이충선 ,  권운성 ,  장형선

IPC: H04N5/225 ,  G03B17/00 ,  H01L27/146

CPC classification number: H04N5/2254 ,  H01L27/14618 ,  H01L2924/0002 ,  H04N5/2253 ,  H04N5/2257 ,  H04N2007/145 ,  H01L2924/00

Abstract: 본 발명은 카메라 모듈을 제공한다. 이 모듈은 수광 영역 및 회로 영역를 갖는 이미지 센서칩과, 이미지 센서 칩 상에 배치되어 이미지 센서칩으로의 빛의 진입을 허용하는 렌즈 구조체와, 이미지 센서칩과 렌즈 구조체 사이에 배치되어 수광 영역으로의 빛의 진입을 허용하는 투명 기판과, 그리고 이미지 센서칩과 투명 기판을 접착시켜며 회로 영역을 선택적으로 덮는 접착부와, 투명 기판에 부착되어, 회로 영역으로 진입되는 불필요한 빛을 선택적으로 차단시키는 차광막을 포함한다.
카메라, 이미지 센서, 렌즈

公开(公告)号：KR100850212B1

公开(公告)日：2008-08-04

申请号：KR1020070038981

申请日：2007-04-20

Applicant: 삼성전자주식회사

Inventor： 강운병 ,  권용환 ,  이충선 ,  권운성 ,  장형선

IPC: H01L23/48 ,  H01L21/60 ,  H01L21/288

CPC classification number: H01L24/83 ,  H01L23/3114 ,  H01L24/11 ,  H01L24/29 ,  H01L24/32 ,  H01L2224/0361 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/1147 ,  H01L2224/1182 ,  H01L2224/11901 ,  H01L2224/11912 ,  H01L2224/13099 ,  H01L2224/13155 ,  H01L2224/13562 ,  H01L2224/13609 ,  H01L2224/16 ,  H01L2224/32225 ,  H01L2224/83101 ,  H01L2224/838 ,  H01L2924/00013 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/0132 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/0781 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/15788 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/01007 ,  H01L2924/01028 ,  H01L2224/29099 ,  H01L2924/00

Abstract: A method for manufacturing a semiconductor device having a uniform coating thickness in an electroless plating process is provided to form uniformly a thickness of a surface conducting layer in a bump formed on a semiconductor substrate. A bond pad(106) is exposed to an outside of a semiconductor substrate(102). A seed layer having a multilayer structure is formed on the semiconductor substrate. A metal line having a predetermined pattern is formed on the seed layer by using a plating method. A top layer for plating is removed from the seed layer to connect the metal line to the seed layer. A surface conducting layer is formed on the metal line by performing an electroless plating process. The residual seed layer is removed from the semiconductor substrate.

Abstract translation: 提供一种在化学镀方法中制造具有均匀涂层厚度的半导体器件的方法，以在半导体衬底上形成的凸块中均匀地形成表面导电层的厚度。 接合焊盘（106）暴露于半导体衬底（102）的外部。 在半导体衬底上形成具有多层结构的晶种层。 通过使用电镀法在籽晶层上形成具有预定图案的金属线。 从种子层去除用于电镀的顶层，以将金属线连接到种子层。 通过进行化学镀处理，在金属线上形成表面导电层。 残留种子层从半导体衬底去除。

公开(公告)号：KR1020170044919A

公开(公告)日：2017-04-26

申请号：KR1020150144617

申请日：2015-10-16

Applicant: 삼성전자주식회사

Inventor： 장형선 ,  김가영

IPC: H01L25/07 ,  H01L23/48 ,  H01L23/28 ,  H01L23/495 ,  H01L25/065

CPC classification number: H01L25/0657 ,  H01L21/568 ,  H01L23/3135 ,  H01L23/481 ,  H01L23/49811 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/5389 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/19 ,  H01L24/20 ,  H01L2224/0237 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05025 ,  H01L2224/05083 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/12105 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/16238 ,  H01L2224/1703 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06548 ,  H01L2924/1431 ,  H01L2924/1432 ,  H01L2924/1434 ,  H01L2924/1436 ,  H01L2924/1437 ,  H01L2924/1438 ,  H01L2924/014 ,  H01L2924/00014

Abstract: 반도체패키지및 이의제조방법이제공된다. 반도체패키지는제1 반도체칩, 상기제1 반도체칩의측벽을덮도록형성되는제1 몰드층, 상기제1 몰드층의상면을덮도록형성되는제2 몰드층, 상기제1 몰드층을관통하는제1 하부비아홀, 상기제2 몰드층을관통하고, 상기제1 몰드층과대향되도록형성된제1 상부비아홀및 상기제1 상부비아홀및 제1 하부비아홀사이에, 상기제1 상부비아홀과상기하부비아홀의적어도일부와중첩(overlap)되도록배치되는제1 메탈패드를포함한다.

Abstract translation: 提供了一种半导体封装及其制造方法。 一种半导体封装，包括：第一半导体芯片;第一模制层，形成为覆盖第一半导体芯片的侧壁;第二模制层，形成为覆盖第一模制层的上表面; 第一上通路孔，其形成为穿过第一下通孔和第二模层以面对第一模层;以及第二上通路孔，其形成在第一上通孔和第一下通孔之间， 以及第一金属焊盘，其布置成与第一金属焊盘的一部分重叠。

公开(公告)号：KR1020110086352A

公开(公告)日：2011-07-28

申请号：KR1020100006034

申请日：2010-01-22

Applicant: 삼성전자주식회사

Inventor： 장형선 ,  권운성 ,  조태제 ,  강운병 ,  김정환

IPC: H01L27/146

CPC classification number: H01L31/18 ,  H01L27/14618 ,  H01L27/14632 ,  H01L27/14687 ,  H01L2224/13

Abstract: PURPOSE: A semiconductor package and a manufacturing method thereof are provided to form a second bonding pattern between a semiconductor chip and a transparent substrate, thereby reducing physical stress applied to the semiconductor chip. CONSTITUTION: A semiconductor chip comprises a first surface(11), a second surface, and a pixel area(PA). The semiconductor chip comprises an edge area(EA) that surrounds the pixel area. A first adhesive pattern(21) is located on the first surface of the semiconductor chip. A second adhesive pattern(31) is located between the first adhesive pattern and the pixel area. A conductive pad(41) is formed on the edge area of the first surface.

Abstract translation: 目的：提供半导体封装及其制造方法，以在半导体芯片和透明基板之间形成第二结合图案，从而减少施加到半导体芯片的物理应力。 构成：半导体芯片包括第一表面（11），第二表面和像素区域（PA）。 半导体芯片包括围绕像素区域的边缘区域（EA）。 第一粘合剂图案（21）位于半导体芯片的第一表面上。 第二粘合剂图案（31）位于第一粘合剂图案和像素区域之间。 导电焊盘（41）形成在第一表面的边缘区域上。

公开(公告)号：KR1020090052019A

公开(公告)日：2009-05-25

申请号：KR1020070118523

申请日：2007-11-20

Applicant: 삼성전자주식회사

Inventor： 권운성 ,  조태제 ,  권용환 ,  강운병 ,  이충선 ,  장형선

IPC: G02B7/02 ,  H01L27/146 ,  H04N5/225

CPC classification number: H04N5/2252 ,  H01L27/14618 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05024 ,  H01L2224/05548 ,  H01L2224/13 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49175 ,  H01L2924/00014 ,  H04N5/2253 ,  H04N5/2257 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/05099

Abstract: 본 발명은 전자기파를 효과적으로 차폐할 수 있는 하우징을 포함하는 카메라 모듈과 상기 하우징을 효과적으로 형성할 수 있는 카메라 모듈의 제조방법에 관한 것이다.
본 발명의 일실시예에 따른 카메라 모듈의 제조방법은 렌즈부가 어레이를 형성하는 제1 웨이퍼와 상기 렌즈부에 각각 대응하는 이미지 센서 칩을 포함하는 이미지 센서 CSP가 어레이를 형성하는 제2 웨이퍼를 준비하여, 상기 제2 웨이퍼 상에 상기 제1 웨이퍼를 적층(stack)하고 상기 렌즈부 사이를 경계로 하여 상기 이미지 센서 칩의 상부면을 노출하는 트렌치를 형성한다. 그리고 상기 트렌치에 하우징을 형성하는 제1 물질을 충진한 이후에 상기 렌즈부 사이를 경계로 하여 상기 제1 물질 및 상기 이미지 센서 칩을 커팅하여 카메라 모듈을 제조하는 것을 특징으로 한다.
하우징, 트렌치, 커팅, 블레이드, 광통비아 접속구조

公开(公告)号：KR101712630B1

公开(公告)日：2017-03-07

申请号：KR1020100130827

申请日：2010-12-20

Applicant: 삼성전자주식회사

Inventor： 명종윤 ,  이혁재 ,  홍지선 ,  조태제 ,  강운병 ,  장형선 ,  김은미 ,  김정환 ,  민태홍

IPC: H01L21/782 ,  H01L27/30 ,  H04N5/378 ,  H04N5/3745 ,  H01L51/42 ,  H04N5/369

CPC classification number: H01L21/78 ,  H01L21/6836 ,  H01L21/76898 ,  H01L23/3128 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L25/0657 ,  H01L27/1464 ,  H01L2221/68327 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05611 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05657 ,  H01L2224/05666 ,  H01L2224/05684 ,  H01L2224/13007 ,  H01L2224/13022 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/17181 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2924/12043 ,  H01L2924/15311 ,  H01L2924/014 ,  H01L2924/00

Abstract: 다수의칩들(chips) 및상기칩들사이에스크라이브레인(scribe lane)을갖는반도체기판을준비한다. 상기스크라이브레인내에제1 깊이를갖는그루브(groove)를형성하고, 동시에, 상기칩들을관통하며제2 깊이를갖는관통홀을형성한다. 상기그루브를따라상기칩들을분리한다. 상기제1 깊이는상기제2 깊이보다작다.

Abstract translation: 一种形成半导体器件的方法包括制备其上形成有多个芯片的半导体衬底和设置在芯片之间的划线，同时形成在划线中具有第一深度的凹槽，以及穿透芯片的通孔，并具有 第二个深度。 芯片沿凹槽分开。 第一深度小于第二深度。

公开(公告)号：KR101698805B1

公开(公告)日：2017-02-02

申请号：KR1020100025905

申请日：2010-03-23

Applicant: 삼성전자주식회사

Inventor： 홍지선 ,  조태제 ,  강운병 ,  이혁재 ,  김영복 ,  장형선

IPC: H01L23/10 ,  H01L21/768 ,  H01L23/31 ,  H01L21/50

CPC classification number: H01L23/3114 ,  H01L21/50 ,  H01L21/76898 ,  H01L23/10 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 본발명은생산성및 생산수율을증대또는극대화할수 있는웨이퍼레벨의패키지방법및 그에의해제조되는반도체소자를개시한다. 그의방법은, 복수개의칩들을포함하는기판을제공하고, 상기복수개의칩들의경계에대응되는상기기판상에접착제를형성하고, 상기기판을커버링하면서상기칩들의경계에서상기접착제층 또는상기기판을노출시키는적어도하나의개구부를갖는커버플레이트를상기접착제층에접합한후, 고온의공정에서기판의휨 불량을방지할수 있다.

Abstract translation: 提供了一种晶片级封装方法和使用其制造的半导体器件。 在该方法中，提供包括多个芯片的基板。 在对应于多个芯片的边界的基板上形成粘合剂层。 覆盖基板的上部并且具有至少一个露出多个芯片之间的边界处的粘合剂层或基板的开口的盖板附接到粘合剂层。

公开(公告)号：KR1020110106707A

公开(公告)日：2011-09-29

申请号：KR1020100025905

申请日：2010-03-23

Applicant: 삼성전자주식회사

Inventor： 홍지선 ,  조태제 ,  강운병 ,  이혁재 ,  김영복 ,  장형선

IPC: H01L23/10 ,  H01L21/768 ,  H01L23/31 ,  H01L21/50

CPC classification number: H01L23/3114 ,  H01L21/50 ,  H01L21/76898 ,  H01L23/10 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 본 발명은 생산성 및 생산수율을 증대 또는 극대화할 수 있는 웨이퍼 레벨의 패키지 방법 및 그에 의해 제조되는 반도체 소자를 개시한다. 그의 방법은, 복수개의 칩들을 포함하는 기판을 제공하고, 상기 복수개의 칩들의 경계에 대응되는 상기 기판 상에 접착제를 형성하고, 상기 기판을 커버링하면서 상기 칩들의 경계에서 상기 접착제 층 또는 상기 기판을 노출시키는 적어도 하나의 개구부를 갖는 커버 플레이트를 상기 접착제 층에 접합한 후, 고온의 공정에서 기판의 휨 불량을 방지할 수 있다.

Abstract translation: 提供了一种晶片级封装方法和使用其制造的半导体器件。 在该方法中，提供包括多个芯片的基板。 在对应于多个芯片的边界的基板上形成粘合剂层。 覆盖基板的上部并且具有至少一个露出多个芯片之间的边界处的粘合剂层或基板的开口的盖板附接到粘合剂层。