公开(公告)号：KR101789765B1

公开(公告)日：2017-11-21

申请号：KR1020100129238

申请日：2010-12-16

Applicant: 삼성전자주식회사

Inventor： 강운병 ,  최광철 ,  김정환 ,  민태홍 ,  이호진 ,  윤민승

IPC: H01L23/498 ,  H01L23/31 ,  H01L21/768 ,  H01L23/00 ,  H01L21/683 ,  H01L25/065 ,  H01L27/146 ,  H01L21/48

CPC classification number: H01L21/4835 ,  H01L21/6836 ,  H01L21/76898 ,  H01L23/3114 ,  H01L23/3192 ,  H01L23/49827 ,  H01L24/06 ,  H01L24/45 ,  H01L24/48 ,  H01L25/0657 ,  H01L27/14618 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2224/02166 ,  H01L2224/02313 ,  H01L2224/02372 ,  H01L2224/02375 ,  H01L2224/02381 ,  H01L2224/024 ,  H01L2224/03462 ,  H01L2224/03466 ,  H01L2224/03602 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05026 ,  H01L2224/05147 ,  H01L2224/05548 ,  H01L2224/05567 ,  H01L2224/05571 ,  H01L2224/05647 ,  H01L2224/06131 ,  H01L2224/06135 ,  H01L2224/06138 ,  H01L2224/06181 ,  H01L2224/13007 ,  H01L2224/13022 ,  H01L2224/13024 ,  H01L2224/13025 ,  H01L2224/16147 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/29011 ,  H01L2224/32225 ,  H01L2224/45139 ,  H01L2224/48105 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/15183 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2224/05552 ,  H01L2224/45099 ,  H01L2224/05599 ,  H01L2924/00012

Abstract: 본발명은반도체장치및 이의제조방법을제공한다. 이반도체장치에서는, 재배선패턴들사이에유기절연패턴이개재된다. 상기재배선패턴이열에의해팽창될경우발생되는물리적스트레스를상기유기절연패턴이흡수할수 있다. 이로써유연성을증대시킬수 있다. 재배선패턴들사이에유기절연패턴이개재되므로, 재배선패턴들사이에반도체패턴이개재되는경우에비해, 절연성을증대시킬수 있다. 또한재배선패턴과유기절연패턴사이그리고반도체기판과유기절연패턴사이에시드막패턴이개재되므로, 재배선패턴의접착력이향상되어박리문제를개선할수 있다. 또한재배선패턴을구성하는금속이유기절연패턴으로확산되는것을시드막패턴이방지할수 있다. 이로써, 신뢰성이향상된반도체장치를구현할수 있다.

Abstract translation: 本发明提供了一种半导体器件及其制造方法。 在该半导体器件中，有机绝缘图案插入再分布图案之间。 有机绝缘图案可以吸收重新布线图案因热而膨胀时产生的物理应力。 这可以增加灵活性。 由于有机绝缘图案介于再布线图案之间，因此与在再布线图案之间插入半导体图案的情况相比，可以增加绝缘性。 另外，由于种子膜图案介于再布线图案和有机绝缘图案之间以及半导体基板和有机绝缘图案之间，因此再布线图案的附着性得到改善并且可以解决剥离问题。 也可以防止籽晶膜图案将构成再布线图案的金属扩散到有机绝缘图案中。 结果，可以实现具有改进的可靠性的半导体器件。

公开(公告)号：KR101683814B1

公开(公告)日：2016-12-08

申请号：KR1020100072049

申请日：2010-07-26

Applicant: 삼성전자주식회사

Inventor： 이고은 ,  조태제 ,  강운병 ,  류성민 ,  김정환 ,  민태홍

IPC: H01L23/48 ,  H01L23/045 ,  H01L23/00 ,  H01L25/065 ,  H01L23/498

CPC classification number: H01L23/481 ,  H01L23/49816 ,  H01L23/49855 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/0557 ,  H01L2224/06181 ,  H01L2224/13025 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/17181 ,  H01L2224/32145 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/73207 ,  H01L2224/73253 ,  H01L2224/73257 ,  H01L2224/73265 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/01322 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 본발명은관통전극을포함하는반도체장치에관한것이다. 본발명의반도체장치의일례에따르면, 반도체장치는메모리제어회로, 메모리제어회로와연결된제 1 관통전극및 메모리제어회로와절연된제 2 관통전극을구비하는로직칩과, 로직칩에적층된메모리칩을포함한다.

Abstract translation: 半导体装置包括基底基板和布置在基底基板上的逻辑芯片。 逻辑芯片包括存储器控制电路，第一通孔硅通孔和第二硅通孔。 存储器控制电路设置在逻辑芯片的基板的第一表面上，并且存储芯片设置在逻辑芯片的基板的第二表面上。 第一通孔硅通过电连接存储器控制电路和存储器芯片，第二通孔硅通孔电连接到存储器芯片，并被配置为向存储器芯片发送功率，第二通孔硅通孔与逻辑电绝缘 芯片，并且逻辑芯片的基板的第一表面面向基底。

公开(公告)号：KR1020110086352A

公开(公告)日：2011-07-28

申请号：KR1020100006034

申请日：2010-01-22

Applicant: 삼성전자주식회사

Inventor： 장형선 ,  권운성 ,  조태제 ,  강운병 ,  김정환

IPC: H01L27/146

CPC classification number: H01L31/18 ,  H01L27/14618 ,  H01L27/14632 ,  H01L27/14687 ,  H01L2224/13

Abstract: PURPOSE: A semiconductor package and a manufacturing method thereof are provided to form a second bonding pattern between a semiconductor chip and a transparent substrate, thereby reducing physical stress applied to the semiconductor chip. CONSTITUTION: A semiconductor chip comprises a first surface(11), a second surface, and a pixel area(PA). The semiconductor chip comprises an edge area(EA) that surrounds the pixel area. A first adhesive pattern(21) is located on the first surface of the semiconductor chip. A second adhesive pattern(31) is located between the first adhesive pattern and the pixel area. A conductive pad(41) is formed on the edge area of the first surface.

Abstract translation: 目的：提供半导体封装及其制造方法，以在半导体芯片和透明基板之间形成第二结合图案，从而减少施加到半导体芯片的物理应力。 构成：半导体芯片包括第一表面（11），第二表面和像素区域（PA）。 半导体芯片包括围绕像素区域的边缘区域（EA）。 第一粘合剂图案（21）位于半导体芯片的第一表面上。 第二粘合剂图案（31）位于第一粘合剂图案和像素区域之间。 导电焊盘（41）形成在第一表面的边缘区域上。

公开(公告)号：KR1020090052019A

公开(公告)日：2009-05-25

申请号：KR1020070118523

申请日：2007-11-20

Applicant: 삼성전자주식회사

Inventor： 권운성 ,  조태제 ,  권용환 ,  강운병 ,  이충선 ,  장형선

IPC: G02B7/02 ,  H01L27/146 ,  H04N5/225

CPC classification number: H04N5/2252 ,  H01L27/14618 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05024 ,  H01L2224/05548 ,  H01L2224/13 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49175 ,  H01L2924/00014 ,  H04N5/2253 ,  H04N5/2257 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/05099

Abstract: 본 발명은 전자기파를 효과적으로 차폐할 수 있는 하우징을 포함하는 카메라 모듈과 상기 하우징을 효과적으로 형성할 수 있는 카메라 모듈의 제조방법에 관한 것이다.
본 발명의 일실시예에 따른 카메라 모듈의 제조방법은 렌즈부가 어레이를 형성하는 제1 웨이퍼와 상기 렌즈부에 각각 대응하는 이미지 센서 칩을 포함하는 이미지 센서 CSP가 어레이를 형성하는 제2 웨이퍼를 준비하여, 상기 제2 웨이퍼 상에 상기 제1 웨이퍼를 적층(stack)하고 상기 렌즈부 사이를 경계로 하여 상기 이미지 센서 칩의 상부면을 노출하는 트렌치를 형성한다. 그리고 상기 트렌치에 하우징을 형성하는 제1 물질을 충진한 이후에 상기 렌즈부 사이를 경계로 하여 상기 제1 물질 및 상기 이미지 센서 칩을 커팅하여 카메라 모듈을 제조하는 것을 특징으로 한다.
하우징, 트렌치, 커팅, 블레이드, 광통비아 접속구조

公开(公告)号：KR1020070012111A

公开(公告)日：2007-01-25

申请号：KR1020050066960

申请日：2005-07-22

Applicant: 삼성전자주식회사

Inventor： 권용환 ,  이충선 ,  강운병

IPC: H01L23/10

CPC classification number: H01L21/6835 ,  H01L21/561 ,  H01L21/568 ,  H01L21/6836 ,  H01L21/78 ,  H01L23/3114 ,  H01L24/11 ,  H01L24/12 ,  H01L24/96 ,  H01L24/97 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2224/05001 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05024 ,  H01L2224/05124 ,  H01L2224/05548 ,  H01L2224/05571 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/05666 ,  H01L2224/05671 ,  H01L2224/05684 ,  H01L2224/13099 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/97 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/351 ,  H01L2924/00 ,  H01L2924/00014

Abstract: A wafer level CSP(chip scale package) is provided to prevent a wafer level CSP from being easily broken even if impact from the outside is applied to the lower part and the lateral surface of the wafer level CSP by forming a protection part with high intensity on the lower part and the lateral surface of the wafer level CSP. A semiconductor substrate(411) is prepared which has an integrated circuit. A plurality of conductive balls(311) are attached to the upper part of the semiconductor substrate, electrically connected to the integrated circuit. The lower part and the lateral surface of the semiconductor substrate are surrounded by a protection part(481) made of an insulation material. The protection part can be made of epoxy molding compound with high intensity. The balls are made of solder.

Abstract translation: 提供晶片级CSP（芯片级封装）以防止晶片级CSP即使通过形成具有高强度的保护部件而从外部的冲击施加到晶片级CSP的下部和侧表面也容易断裂 在晶片级CSP的下部和侧面上。 制备具有集成电路的半导体衬底（411）。 多个导电球（311）附接到半导体衬底的上部，电连接到集成电路。 半导体衬底的下部和侧表面被由绝缘材料制成的保护部分（481）围绕。 保护部分可以由高强度的环氧树脂模塑料制成。 球由焊料制成。

公开(公告)号：KR1020060032455A

公开(公告)日：2006-04-17

申请号：KR1020040081407

申请日：2004-10-12

Applicant: 삼성전자주식회사

Inventor： 이희석 ,  강운병 ,  임윤혁

IPC: H05K1/02 ,  H05K3/46

CPC classification number: H05K3/4641 ,  H01L23/66 ,  H01L2924/0002 ,  H05K1/0237 ,  H05K1/09 ,  H05K2201/0338 ,  H05K2201/0352 ,  H01L2924/00

Abstract: DC 경로와 AC 경로가 분리되어 있는 멀티패스 PCB 및 이를 구비하는 전원 공급 시스템을 제공한다. 본 발명에 따른 멀티패스 PCB는 각각 금속 배선층이 형성되어 있는 복수의 플레인층과, 상기 복수의 플레인층 사이에 개재되어 있는 복수의 절연층을 포함한다. 상기 복수의 플레인층은 제1 전기 전도도를 가지는 제1 금속 배선층으로 구성되어 있는 제1 플레인층과, 상기 제1 전기 전도도 보다 낮은 제2 전기 전도도를 가지는 제2 금속 배선층으로 구성되는 제2 플레인층을 포함한다. 본 발명에 따른 전원 공급 시스템은 전원과, 반도체 IC와, 상기 전원으로부터 상기 반도체 IC에 전원을 공급하기 위한 전원 공급 경로를 구성하고 DC 경로 및 AC 경로가 상호 분리되어 있는 멀티패스 PCB로 이루어진다.
전원 공급, 멀티패스 PCB, DC 경로, AC 경로, 저전도성 금속

公开(公告)号：KR101709959B1

公开(公告)日：2017-02-27

申请号：KR1020100114476

申请日：2010-11-17

Applicant: 삼성전자주식회사

Inventor： 임윤혁 ,  김종연 ,  조태제 ,  강운병

IPC: H01L21/60 ,  H01L23/48

CPC classification number: H01L24/81 ,  H01L23/3128 ,  H01L23/49811 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/05572 ,  H01L2224/06181 ,  H01L2224/11001 ,  H01L2224/13025 ,  H01L2224/13075 ,  H01L2224/13099 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2225/06568 ,  H01L2924/0001 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2224/05552 ,  H01L2924/00

Abstract: 범프구조물은제1 범프및 제2 범프를포함한다. 상기제1 범프는기판의접속패드상에배치되며, 상기접속패드로부터연장하는다수개의나노-와이어들및 상기나노-와이어들의일단부들을연결시키는몸체부를갖는다. 상기제2 범프는상기제1 범프의상기몸체부상에배치된다.

Abstract translation: 提供一种凸块结构，包括第一凸块和第二凸块，包括该凸块的半导体封装及其制造方法。 凸块结构包括：设置在基板的连接焊盘上的第一凸块，所述第一凸块包括从所述连接焊盘延伸的多个纳米线和连接所述多个纳米线的端部的主体; 以及设置在第一凸块的主体上的第二凸块。

公开(公告)号：KR101697573B1

公开(公告)日：2017-01-19

申请号：KR1020100119757

申请日：2010-11-29

Applicant: 삼성전자주식회사

Inventor： 이호진 ,  조태제 ,  장동현 ,  송호건 ,  정세영 ,  강운병 ,  윤민승

IPC: H01L21/768 ,  H01L23/48 ,  H01L25/065 ,  H01L23/525

CPC classification number: H01L23/49844 ,  H01L21/76831 ,  H01L21/76844 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/525 ,  H01L25/0657 ,  H01L2224/02372 ,  H01L2224/05009 ,  H01L2224/13025 ,  H01L2224/16 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2224/17181 ,  H01L2225/06513 ,  H01L2225/06544 ,  H01L2924/15311

Abstract: 반도체장치, 그제조방법, 및상기반도체장치를포함하는반도체패키지가제공된다. 반도체장치는제1 면, 및상기제1 면과반대되며트렌치가형성된제2 면을갖는기판, 상기기판내에형성된비아홀을채우며상기비아홀의내벽으로부터순차적으로형성된비아홀절연막, 배리어막, 및도전성연결부를포함하는관통비아, 상기제2 면상에형성되며상기관통비아의일정영역을노출하는절연막, 및상기트렌치내에매립되며, 상기관통비아와전기적으로연결되는재배선을포함하되, 상기절연막은상기도전성연결부의일정영역과중첩한다.

Abstract translation: 在一个实施例中，半导体器件包括具有第一表面的半导体衬底和与第一表面相对的第二表面。 第二表面限定再分布沟槽。 基板具有贯穿其中的通孔。 半导体器件还包括设置在通孔中的贯通孔。 通孔可以包括依次形成在通孔的内壁上的通孔绝缘层，阻挡层。 通孔还可以包括邻近阻挡层的导电连接器。 半导体器件还包括形成在衬底的第二表面上的绝缘层图案。 绝缘层图案限定了暴露通孔的顶表面的区域的开口。 半导体器件包括设置在沟槽中并与通孔电连接的再分配层。 绝缘层图案与导电连接器的区域重叠。

公开(公告)号：KR101617642B1

公开(公告)日：2016-05-09

申请号：KR1020090107111

申请日：2009-11-06

Applicant: 삼성전자주식회사

Inventor： 김정환 ,  강운병 ,  이동훈 ,  권운성 ,  장형선

IPC: H01L23/28

CPC classification number: H01L2224/13 ,  H01L2924/16235

Abstract: 반도체패키지및 이의제조방법을제공한다. 이반도체패키지의반도체칩은, 화소부를구비하고, 상기반도체칩 상에투명기판이개재되고, 상기투명기판과상기반도체칩 사이에접착패턴, 및상기반도체칩과상기투명기판사이에상기접착패턴과이격되는적어도하나의결로방지물(dew proofer)이제공된다. 이반도체패키지는결로방지물을포함함으로써화소부영역의투명기판의표면에결로가형성되는것을방지할수 있다. 이로써화상의왜곡을방지할수 있다.

公开(公告)号：KR1020150044329A

公开(公告)日：2015-04-24

申请号：KR1020130123599

申请日：2013-10-16

Applicant: 삼성전자주식회사

Inventor： 강운병 ,  노병혁 ,  조태제

IPC: H01L23/12 ,  H01L23/48

CPC classification number: H01L25/0657 ,  H01L21/561 ,  H01L21/563 ,  H01L21/565 ,  H01L21/76898 ,  H01L21/78 ,  H01L23/295 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/3142 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/92 ,  H01L24/94 ,  H01L24/96 ,  H01L24/97 ,  H01L25/50 ,  H01L2224/0231 ,  H01L2224/02372 ,  H01L2224/0346 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05548 ,  H01L2224/0557 ,  H01L2224/05572 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/06131 ,  H01L2224/13023 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/13124 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/1413 ,  H01L2224/14181 ,  H01L2224/16113 ,  H01L2224/16146 ,  H01L2224/16148 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2224/1713 ,  H01L2224/17181 ,  H01L2224/73204 ,  H01L2224/9202 ,  H01L2224/92125 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06555 ,  H01L2924/05442 ,  H01L2924/0665 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/186 ,  H01L2924/00 ,  H01L2224/81 ,  H01L2924/00014 ,  H01L2224/11 ,  H01L2924/014

Abstract: 본발명의기술적사상의칩 적층반도체패키지는제1 전면및 이에반대되는제1 후면을가지며. 상기제1 전면에제1 연결부재를갖는제1 칩과, 제2 전면및 이에반대되는제2 후면을가지며, 상기제1 전면에대향한상기제2 전면에형성된제2 연결부재, 및상기제2 연결부재와전기적으로연결된제1 관통실리콘비아(TSV)를갖는제2 칩과, 상기제1 전면및 제2 전면의사이에서상기제1 연결부재와상기제2 연결부재사이를채우도록형성된제1 밀봉재를포함하고. 상기제1 칩의제1 연결부재는상기제2 칩의제2 연결부재에대해미러(mirror) 대칭형태로형성되어있다.

Abstract translation: 根据本发明的技术思想的芯片叠层半导体封装包括：第一芯片，包括第一前部，与第一前部相对的第一后侧和第一正面上的第一连接构件; 第二芯片，包括第二前部，与第一前部相对的第二后侧，形成在与第一前部相对的第二前部中的第二连接构件，以及电连接到第二连接构件的第一穿透硅通孔（TSV）。 本发明包括第一密封剂，其形成为填充在第一和第二前端之间的第一第二连接构件之间，并且第一芯片的第一连接构件形成为相对于第二连接构件的第二连接构件的镜对称型 第二芯片