公开(公告)号：KR1020100003629A

公开(公告)日：2010-01-11

申请号：KR1020080063617

申请日：2008-07-01

Applicant: 삼성전자주식회사

Inventor： 홍창민 ,  박한병 ,  정순문 ,  임훈 ,  곽근호 ,  손병근 ,  나종훈 ,  정연욱 ,  임주영

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L27/0688 ,  H01L21/8221 ,  H01L21/823475

Abstract: PURPOSE: A semiconductor memory device including stack transistors and a method for manufacturing the same are provided to reduce a layout area of a peripheral circuit region by stacking the transistors of the peripheral circuit region. CONSTITUTION: A semiconductor substrate(SUB) has a cell region(C) and a peripheral circuit region(P). First transistors are formed on the semiconductor substrate. The first semiconductor layer is provided on the first transistor and is combined with a bonding method. Second transistors provided on the first semiconductor layer are included. The first and second transistors are provided to the peripheral circuit regions of the first semiconductor layer and the semiconductor substrate. A metal layer(7e) is formed on the gates of the first and second transistors provided to the peripheral circuit regions of the first semiconductor layer and the semiconductor substrate.

Abstract translation: 目的：提供包括堆叠晶体管的半导体存储器件及其制造方法，以通过堆叠外围电路区域的晶体管来减少外围电路区域的布局面积。 构成：半导体衬底（SUB）具有单元区域（C）和外围电路区域（P）。 第一晶体管形成在半导体衬底上。 第一半导体层设置在第一晶体管上，并与结合方法组合。 包括设置在第一半导体层上的第二晶体管。 第一和第二晶体管被提供给第一半导体层和半导体衬底的外围电路区域。 在设置在第一半导体层和半导体衬底的外围电路区域的第一和第二晶体管的栅极上形成金属层（7e）。

公开(公告)号：KR101736246B1

公开(公告)日：2017-05-17

申请号：KR1020100089823

申请日：2010-09-14

Applicant: 삼성전자주식회사

Inventor： 심재황 ,  김건수 ,  민경훈 ,  송민성 ,  정연욱

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L29/788 ,  H01L21/28273 ,  H01L27/11521 ,  H01L29/66825 ,  H01L29/7881

Abstract: 전하트랩영역이감소된비휘발성메모리소자및 이의제조방법이개시된다. 비트라인을향하는콘트롤게이트라인의측면에제1 식각방지막을형성한후 게이트간유전막패턴을형성하기위한제1 식각공정을수행하고플로팅게이트전극의측면에제2 식각방지막을형성한후 플로팅게이트패턴을셀 별로노드분리하기위한제2 식각공정을수행한다. 이에따라, 스택게이트를형성하기위한식각공정에서콘트롤게이트및 플로팅게이트의측면이과식각되는것을방지할수 있다. 스택게이트의측부를감싸는스페이서막을더 배치하여이온주입공정시이온들이스택게이트로주입되는것을방지할수 있다.

Abstract translation: 公开了具有减小的电荷陷阱区域的非易失性存储器件及其制造方法。 在控制栅极线的朝向位线的一侧上形成第一蚀刻停止层之后，执行用于形成栅极电介质膜图案的第一蚀刻工艺，在浮动栅极电极的侧表面上形成第二蚀刻停止层， 执行用于通过单元分离节点的第二蚀刻过程。 因此，可以防止控制栅极和浮置栅极的侧面在用于形成堆叠栅极的蚀刻工艺中被蚀刻。 围绕堆叠栅极的侧面的隔离膜可以进一步设置以防止离子在离子注入工艺期间注入到堆叠栅极中。

公开(公告)号：KR101013371B1

公开(公告)日：2011-02-14

申请号：KR1020080105446

申请日：2008-10-27

Applicant: 삼성전자주식회사

Inventor： 전상봉 ,  김상학 ,  정현준 ,  정연욱 ,  이종원 ,  이상배

IPC: G06F1/16 ,  G06F1/10

CPC classification number: G02B6/0095 ,  B29C45/162 ,  B29C45/561 ,  B29K2995/0026 ,  B29K2995/0029 ,  B29L2031/3475 ,  G06F1/1601 ,  H04N5/64

Abstract: 본 발명은 전면커버와, 전면커버의 제조방법과,표시 패널을 덮는 전면 커버에 의해서 외관이 향상된 디스플레이 장치를 제공한다. 전면커버와, 전면커버의 제조방법과,표시 패널을 덮는 전면 커버는 색광을 투과시키는 반투명부와, 색광을 수용하여 투과시키는 투명부를 구비한다. 여기서 반투명부와 투명부는 일체로 형성된다. 전면 커버는 자연스러운 색조 변화를 나타낼 수 있다.

公开(公告)号：KR1020120027944A

公开(公告)日：2012-03-22

申请号：KR1020100089823

申请日：2010-09-14

Applicant: 삼성전자주식회사

Inventor： 심재황 ,  김건수 ,  민경훈 ,  송민성 ,  정연욱

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L29/788 ,  H01L21/28273 ,  H01L27/11521 ,  H01L29/66825 ,  H01L29/7881 ,  H01L21/02252

Abstract: PURPOSE: A non-volatile memory device and a manufacturing method thereof are provided to prevent side etching on a control gate and a floating gate, thereby enhancing data storage features of the non-volatile memory device. CONSTITUTION: A semiconductor substrate comprises a device separation area and an active area. A first dielectric film pattern(200) is arranged on the active area. A conductive stack structure includes a floating gate electrode, a second dielectric film pattern, and a control gate line(500). A protective film(600) comprises an etching preventing film and a spacer film. The etching preventing film includes an oxide. The etching preventing film is arranged on sides of the control gate line and a floating gate electrode. The etching preventing film prevents over-etching. The spacer film covers a side of the stack structure with the etching preventing film.

Abstract translation: 目的：提供一种非易失性存储器件及其制造方法，以防止在控制栅极和浮动栅极上的侧蚀刻，从而增强非易失性存储器件的数据存储特征。 构成：半导体衬底包括器件分离区域和有源区域。 第一电介质膜图案（200）布置在有源区域上。 导电堆叠结构包括浮置栅电极，第二电介质膜图案和控制栅线（500）。 保护膜（600）包括防蚀膜和间隔膜。 防蚀膜包括氧化物。 防蚀膜设置在控制栅极线和浮栅电极的侧面。 防蚀膜防止过蚀刻。 间隔膜用防蚀膜覆盖堆叠结构的一侧。

公开(公告)号：KR1020090072945A

公开(公告)日：2009-07-02

申请号：KR1020080105446

申请日：2008-10-27

Applicant: 삼성전자주식회사

Inventor： 전상봉 ,  김상학 ,  정현준 ,  정연욱 ,  이종원 ,  이상배

IPC: G06F1/16 ,  G06F1/10

CPC classification number: G02B6/0095 ,  B29C45/162 ,  B29C45/561 ,  B29K2995/0026 ,  B29K2995/0029 ,  B29L2031/3475 ,  G06F1/1601 ,  H04N5/64 ,  G06F1/16

Abstract: A display device using a semitransparent unit for hue variation, a manufacturing method of a front cover, an injection mold and front cover are provided to express the natural hue variation through the thickness variation portion prepared in the front cover. A display device comprises a display module, a front cover(200) and a rear cover. The front cover is arranged in the front of the display module. The front cover has a transparent unit(220) and a translucent unit(230). The front cover covers the front surface edge of the display module. The semitransparent part shows the hue variation in the outer tube of the front cover.

Abstract translation: 提供使用用于色调变化的半透明单元的显示装置，前盖的制造方法，注射模具和前盖，以通过在前盖中准备的厚度变化部分来表达自然色调变化。 显示装置包括显示模块，前盖（200）和后盖。 前盖布置在显示模块的前部。 前盖具有透明单元（220）和半透明单元（230）。 前盖覆盖显示模块的前表面边缘。 半透明部分显示前盖外管的色调变化。