公开(公告)号：KR1020160072330A

公开(公告)日：2016-06-23

申请号：KR1020140179298

申请日：2014-12-12

Applicant: 삼성전자주식회사

Inventor： 문현종 ,  김동숙 ,  엄태현 ,  이희석 ,  김경범 ,  김용훈 ,  정윤하 ,  차승용

IPC: H01L23/48 ,  H01L23/34

CPC classification number: H01L23/49827 ,  H01L21/486 ,  H01L23/49811 ,  H01L23/49894 ,  H01L24/00 ,  H01L2924/0002 ,  H01L2924/00 ,  H01L23/48 ,  H01L23/34 ,  H01L23/481

Abstract: 본발명은반도체패키지를제공한다. 반도체패키지는반도체칩이실장되는상부면과그 반대면인하부면을갖는패키지기판, 상기패키지기판내에임베딩되고, 상기패키지기판을관통하는전원통로와접지통로를각각제공하는전원블록과그라운드블록, 상기전원블록및 상기그라운드블록각각으로부터연장되어상기반도체칩에전기적으로연결되는제 1 비아, 상기전원블록및 상기그라운드블록각각으로부터상기패키지기판의하부면을향해연장되는제 2 비아및 상기전원블록과상기그라운드블록을각각관통하여상기반도체칩에전기적으로연결되고, 상기전원블록과상기그라운드블록각각과전기적으로절연된블록비아를포함한다.

Abstract translation: 本发明涉及半导体封装。 本发明涉及半导体封装。 半导体封装包括：封装衬底，其具有安装半导体芯片的上表面和与其相对的下表面; 电源块和接地块，其分别嵌入在所述封装基板中，并分别提供通过所述封装基板的电源通路和接地通路; 第一通孔，其从每个电源块和接地块延伸并且电连接到半导体芯片; 第二通孔，其从所述电源块和所述接地块朝向所述封装基板的下表面延伸; 并且通过其中的每个电源块和接地块的块电连接到半导体芯片，并且与电源块和接地块电隔离。

公开(公告)号：KR1020150014568A

公开(公告)日：2015-02-09

申请号：KR1020130089665

申请日：2013-07-29

Applicant: 삼성전자주식회사

Inventor： 정윤하 ,  김종국 ,  백보나 ,  이희석 ,  최경세

IPC: H01L23/12

CPC classification number: H01L23/5389 ,  H01L23/3114 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/5383 ,  H01L23/5384 ,  H01L23/5386 ,  H01L23/552 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/83 ,  H01L25/105 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/3224 ,  H01L2224/32245 ,  H01L2224/33181 ,  H01L2224/48091 ,  H01L2224/48105 ,  H01L2224/48227 ,  H01L2224/49113 ,  H01L2224/73204 ,  H01L2224/73215 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/83101 ,  H01L2224/83424 ,  H01L2224/83444 ,  H01L2224/83447 ,  H01L2224/83455 ,  H01L2224/83471 ,  H01L2224/8385 ,  H01L2225/0651 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/15153 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 반도체 패키지가 제공된다. 이 반도체 패키지는 상부면 및 상부면에 대향하는 하부면을 포함하되, 관통 영역을 갖는 코어부, 코어부의 하부면 상에 배치된 하나 이상의 배선층들, 코어부의 하부면 방향으로 배선층들과 전기적으로 연결되도록 플립 칩 방식으로 코어부의 관통 영역에 내장되도록 배치된 제 1 반도체 칩, 코어부의 상부면의 일부와 제 1 반도체 칩을 덮는 칩 패드, 및 코어부의 상부면 상에 배치된 볼 패드들을 포함한다. 칩 패드와 볼 패드들은 동일한 레벨이다.

Abstract translation: 提供半导体封装。 半导体封装包括：芯部，其包括上侧和面向上侧的下侧，并具有穿透区域; 布置在所述芯部的下侧的至少一个线层; 第一半导体芯片，其以倒装芯片方式嵌入在芯的穿透区域中，以在芯部的下侧方向上电连接线路层; 覆盖第一半导体芯片和芯部的上侧的一部分的芯片焊盘; 以及布置在芯部的上侧的球垫。 芯片垫和球垫处于同一水平。

公开(公告)号：KR1020150014701A

公开(公告)日：2015-02-09

申请号：KR1020130090268

申请日：2013-07-30

Applicant: 삼성전자주식회사

Inventor： 이희석 ,  정윤하 ,  김종국 ,  정은희

IPC: H01L23/12 ,  H01L23/48

CPC classification number: H01L25/105 ,  H01L23/49811 ,  H01L23/5385 ,  H01L23/5389 ,  H01L24/48 ,  H01L24/73 ,  H01L2224/12105 ,  H01L2224/16225 ,  H01L2224/16238 ,  H01L2224/29101 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/81192 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2224/45099 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/13099

Abstract: 본 발명의 실시예에 따른 반도체 패키지는 배선부와 상기 배선부 상에 배치되되, 연결 매립 비아들과 상기 연결 매립 비아들을 노출시키는 오프닝들을 포함하는 코어부를 갖는 하부 패키지 기판, 및 상기 코어부에 매립된 하부 반도체 칩을 포함하는 하부 패키지, 및 상부 패키지 기판, 상기 상부 패키지 기판 상에 적층되는 상부 반도체 칩, 및 상기 상부 패키지 기판 하부면에 배치되는 솔더볼들을 포함하는 상부 패키지를 포함하되, 상기 오프닝 내에서 상기 연결 매립 비아들과 상기 솔더볼들은 서로 결합되어 상기 연결 매립 비아들과 상기 솔더볼들 사이에 개재된 금속간 화합물막을 포함한다.

Abstract translation: 根据本发明的实施例的半导体封装包括底部封装基板，其包括布线部分和布置在布线部分上的芯部分，并且包括连接掩埋通孔和开口部分以露出连接掩埋通孔，并且底部半导体 芯片埋在核心部分; 以及顶部封装，其包括顶部封装基板，堆叠在顶部封装基板上的顶部半导体芯片和布置在顶部封装基板的下侧的焊球。 连接埋孔和焊球包括彼此组合并且插入在连接掩埋通孔和开口部分中的焊球之间的金属间化合物膜。

公开(公告)号：KR1020140007992A

公开(公告)日：2014-01-21

申请号：KR1020120074722

申请日：2012-07-09

Applicant: 삼성전자주식회사

Inventor： 김종국 ,  박수민 ,  박수정 ,  백보나 ,  임호혁 ,  장병욱 ,  정윤하

IPC: H01L23/31

CPC classification number: H01L23/3107 ,  H01L21/56 ,  H01L21/561 ,  H01L21/565 ,  H01L23/13 ,  H01L23/3128 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/5386 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06558 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1076 ,  H01L2924/12042 ,  H01L2924/15151 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18301 ,  H01L2924/00014 ,  H01L2224/85 ,  H01L2224/81 ,  H01L2924/00 ,  H01L2924/00012

Abstract: The present invention is to a semiconductor package and a method for forming the same. A package substrate provided by the package and the method includes a hole and a mold layer having no void. Also, solder ball arrangement freedom is increased by removing a part of the mold layer and exposing a lower conduction pattern.

Abstract translation: 本发明涉及一种半导体封装及其形成方法。 由封装提供的封装基板和方法包括孔和没有空隙的模层。 此外，通过去除模具层的一部分并暴露较低的导电图案来增加焊球布置自由度。

公开(公告)号：KR1020130050125A

公开(公告)日：2013-05-15

申请号：KR1020110115300

申请日：2011-11-07

Applicant: 삼성전자주식회사

Inventor： 임호혁 ,  이석원 ,  정윤하

IPC: H01L21/60 ,  H01L23/48

CPC classification number: H01L2224/11 ,  H01L2924/00012

Abstract: PURPOSE: A method for manufacturing a semiconductor package is provided to prevent the warpage of the semiconductor package by using a conductive bump of a dual layer. CONSTITUTION: A mask pattern is formed on a pad of a substrate. An opening part is formed on the mask pattern. A first metal layer is formed in the opening part. A sphere(100) is arranged on the first metal layer. A pellicle(400) of the sphere is formed on the first metal layer and the second metal layer.

Abstract translation: 目的：提供一种制造半导体封装的方法，以通过使用双层的导电凸块来防止半导体封装的翘曲。 构成：在基板的焊盘上形成掩模图案。 在掩模图案上形成开口部。 第一金属层形成在开口部中。 球体（100）布置在第一金属层上。 在第一金属层和第二金属层上形成球体的防护薄膜（400）。

公开(公告)号：KR101902996B1

公开(公告)日：2018-10-01

申请号：KR1020120074722

申请日：2012-07-09

Applicant: 삼성전자주식회사

Inventor： 김종국 ,  박수민 ,  박수정 ,  백보나 ,  임호혁 ,  장병욱 ,  정윤하

IPC: H01L23/31

CPC classification number: H01L23/3107 ,  H01L21/56 ,  H01L21/561 ,  H01L21/565 ,  H01L23/13 ,  H01L23/3128 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/5386 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06558 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1076 ,  H01L2924/12042 ,  H01L2924/15151 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18301 ,  H01L2924/00014 ,  H01L2224/85 ,  H01L2224/81 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 본발명은반도체패키지및 이의제조방법을제공한다. 이패키지및 방법에서제공되는패키지기판은구멍을포함하여, 보이드없이몰드막을형성할수 있다. 또한몰드막의일부를제거하여하부도전패턴을노출시킴으로써솔더볼배치자유도를증가시킬수 있다.

公开(公告)号：KR1020130120969A

公开(公告)日：2013-11-05

申请号：KR1020120084943

申请日：2012-08-02

Applicant: 삼성전자주식회사 ,  포항공과대학교 산학협력단

Inventor： 김동원 ,  정윤하 ,  김대만 ,  박수영 ,  백록현 ,  박찬훈 ,  이상현

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/42392 ,  H01L29/1033

Abstract: Provided is a field effect transistor which includes a drain region, a source region, and a channel region. Provided are a gate electrode which surrounds a part of the channel region and a gate insulation layer which is located between the channel region and the gate electrode. The cross section of the channel region in contact with the source region is smaller than the cross section of the channel region in contact with the drain region.

Abstract translation: 提供了包括漏极区域，源极区域和沟道区域的场效应晶体管。 提供围绕沟道区的一部分的栅电极和位于沟道区和栅电极之间的栅极绝缘层。 与源极区域接触的沟道区域的截面小于与漏极区域接触的沟道区域的截面。