-
公开(公告)号：KR1020160034495A
公开(公告)日：2016-03-30
申请号：KR1020140125094
申请日：2014-09-19
Applicant: 삼성전자주식회사
IPC: H01L23/04 , H01L25/065
CPC classification number: H01L21/67333 , H01L2224/16145 , H01L2224/97
Abstract: 본발명은반도체패키지를수용하는보우트에관한것으로, 제1 반도체패키지상에상기제1 반도체패키지보다작은크기의제2 반도체패키지가상하적층되도록수용하는스택홀을갖는스택보우트, 및상기스택홀과상하정렬되는가이드홀을가지며상기스택보우트에착탈가능한가이드보우트를포함한다. 상기스택홀의내측면은상기제1 반도체패키지를수용하는제1 스텝과상기제1 스텝상에제공되고상기제2 반도체패키지를수용하는제2 스텝을포함한다. 상기가이드홀은상기스택홀을향해연장되어상기제1 스텝에수용되는상기제1 반도체패키지의이동을안내한다.
Abstract translation: 本发明涉及一种用于容纳半导体封装的船，其包括：堆叠船，具有用于容纳半导体封装的堆叠孔，该半导体封装小于要堆叠在第一半导体封装上的第一半导体封装; 以及具有与堆叠孔垂直对准的导向孔的导向舟，并且能够与堆垛船接合/分离。 堆叠孔的内侧包括容纳第一半导体封装的第一台阶和容纳第二半导体封装的第二台阶，并设置在第一台阶上。 引导孔引导在第一步骤中容纳的第一半导体封装件向着堆叠孔延伸的运动。 本发明的船可容纳具有不同尺寸的半导体封装。
-
公开(公告)号：KR1020110025526A
公开(公告)日：2011-03-10
申请号：KR1020090083632
申请日：2009-09-04
Applicant: 삼성전자주식회사
IPC: H01L21/301
CPC classification number: H01L21/78 , H01L23/562 , H01L23/585 , H01L2924/0002 , H01L2924/00
Abstract: PURPOSE: A semiconductor chips and a manufacturing method thereof are provided to improve the reliability of an integrated circuit by preventing the generation of the crack within the insulation layers. CONSTITUTION: A semiconductor substrate(10) comprises a main chip area and a scribe lane area that surrounds the main chip area. An insulating layer(31) is arranged on the semiconductor substrate. A guard ring(34) is formed within the insulating layer within the scribe lane area. The guard ring surrounds at least a part of the main chip area.
Abstract translation: 目的：提供半导体芯片及其制造方法，以通过防止在绝缘层内产生裂纹来提高集成电路的可靠性。 构成：半导体衬底（10）包括主芯片区域和围绕主芯片区域的划线通道区域。 绝缘层（31）布置在半导体衬底上。 保护环（34）形成在划线区域内的绝缘层内。 保护环围绕主芯片区域的至少一部分。
-
-
公开(公告)号：KR1020140007992A
公开(公告)日：2014-01-21
申请号：KR1020120074722
申请日：2012-07-09
Applicant: 삼성전자주식회사
IPC: H01L23/31
CPC classification number: H01L23/3107 , H01L21/56 , H01L21/561 , H01L21/565 , H01L23/13 , H01L23/3128 , H01L23/49811 , H01L23/49816 , H01L23/5386 , H01L24/97 , H01L25/0657 , H01L25/105 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/73253 , H01L2224/73265 , H01L2224/97 , H01L2225/0651 , H01L2225/06517 , H01L2225/06558 , H01L2225/1023 , H01L2225/1058 , H01L2225/1076 , H01L2924/12042 , H01L2924/15151 , H01L2924/15311 , H01L2924/181 , H01L2924/18301 , H01L2924/00014 , H01L2224/85 , H01L2224/81 , H01L2924/00 , H01L2924/00012
Abstract: The present invention is to a semiconductor package and a method for forming the same. A package substrate provided by the package and the method includes a hole and a mold layer having no void. Also, solder ball arrangement freedom is increased by removing a part of the mold layer and exposing a lower conduction pattern.
Abstract translation: 本发明涉及一种半导体封装及其形成方法。 由封装提供的封装基板和方法包括孔和没有空隙的模层。 此外，通过去除模具层的一部分并暴露较低的导电图案来增加焊球布置自由度。
-
公开(公告)号：KR1020130050125A
公开(公告)日：2013-05-15
申请号：KR1020110115300
申请日：2011-11-07
Applicant: 삼성전자주식회사
CPC classification number: H01L2224/11 , H01L2924/00012
Abstract: PURPOSE: A method for manufacturing a semiconductor package is provided to prevent the warpage of the semiconductor package by using a conductive bump of a dual layer. CONSTITUTION: A mask pattern is formed on a pad of a substrate. An opening part is formed on the mask pattern. A first metal layer is formed in the opening part. A sphere(100) is arranged on the first metal layer. A pellicle(400) of the sphere is formed on the first metal layer and the second metal layer.
Abstract translation: 目的：提供一种制造半导体封装的方法，以通过使用双层的导电凸块来防止半导体封装的翘曲。 构成：在基板的焊盘上形成掩模图案。 在掩模图案上形成开口部。 第一金属层形成在开口部中。 球体（100）布置在第一金属层上。 在第一金属层和第二金属层上形成球体的防护薄膜（400）。
-
Patent Agency Ranking
公开(公告)号：KR101902996B1
公开(公告)日：2018-10-01
申请号：KR1020120074722
申请日：2012-07-09
Applicant: 삼성전자주식회사
IPC: H01L23/31
CPC classification number: H01L23/3107 , H01L21/56 , H01L21/561 , H01L21/565 , H01L23/13 , H01L23/3128 , H01L23/49811 , H01L23/49816 , H01L23/5386 , H01L24/97 , H01L25/0657 , H01L25/105 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/73253 , H01L2224/73265 , H01L2224/97 , H01L2225/0651 , H01L2225/06517 , H01L2225/06558 , H01L2225/1023 , H01L2225/1058 , H01L2225/1076 , H01L2924/12042 , H01L2924/15151 , H01L2924/15311 , H01L2924/181 , H01L2924/18301 , H01L2924/00014 , H01L2224/85 , H01L2224/81 , H01L2924/00 , H01L2924/00012
Abstract: 본발명은반도체패키지및 이의제조방법을제공한다. 이패키지및 방법에서제공되는패키지기판은구멍을포함하여, 보이드없이몰드막을형성할수 있다. 또한몰드막의일부를제거하여하부도전패턴을노출시킴으로써솔더볼배치자유도를증가시킬수 있다.
-
公开(公告)号：KR1020170045948A
公开(公告)日：2017-04-28
申请号：KR1020150146094
申请日：2015-10-20
Applicant: 삼성전자주식회사
Inventor： 임호혁
CPC classification number: H05K1/0281 , H05K1/189 , H05K2201/09063 , H05K2201/09145 , H05K2201/09227 , H05K2201/09781 , H05K2201/2009
Abstract: 전자장치의신뢰성을확보할수 있는인쇄회로기판을제공한다. 본발명에따른인쇄회로기판은양측에제1 에지및 제2 에지를가지되제1 에지및 제2 에지에인접하는개구부를가지는휨 영역, 및휨 영역의양단으로부터연장되며소자실장부를가지는실장영역으로이루어지는베이스기판, 휨영역의양단으로부터연장되는실장영역이가지는소자실장부사이를연결하도록휨 영역을지나가도록베이스기판에형성되는연결배선, 및개구부의가장자리를따라서베이스기판의상면및 하면에각각형성되는보호패턴을포함한다.
Abstract translation: 一种能够确保电子设备可靠性的印刷电路板。 根据本发明的衬底从doeje第一边缘和第二边缘的，具有元件安装部分在两侧的安装区域的形成mithwim区域的所述第一边缘的两端与弯曲区域具有第二边缘相邻的开口延伸的印刷电路 元件安装副沿着连接布线的边缘，和形成在所述基底基板上的开口，从而通过弯曲区，以便分别形成在具有从基底基板，弯曲区的两端延伸的安装区域中的基底基板的上表面和下表面以将它们连接的保护 它包括一个图案。
-
公开(公告)号：KR101581431B1
公开(公告)日：2015-12-30
申请号：KR1020090083632
申请日：2009-09-04
Applicant: 삼성전자주식회사
IPC: H01L21/301
CPC classification number: H01L21/78 , H01L23/562 , H01L23/585 , H01L2924/0002 , H01L2924/00
Abstract: 가드링을갖는반도체칩이제공된다. 상기반도체칩은메인칩 영역및 상기메인칩 영역을둘러싸는스크라이브레인영역을구비하는반도체기판을구비한다. 상기반도체기판상에절연막이배치되고, 상기스크라이브레인영역내의상기절연막내에가드링이배치된다. 상기가드링은상기메인칩 영역의적어도일 부분을둘러싼다. 상기가드링은상기절연막의취성(brittleness)보다큰 취성을갖는다. 상기반도체칩의제조방법또한제공된다.
-
公开(公告)号：KR1020170049695A
公开(公告)日：2017-05-11
申请号：KR1020150149561
申请日：2015-10-27
Applicant: 삼성전자주식회사
Inventor： 임호혁
IPC: H01L23/538 , H01L23/522 , H01L23/525 , H01L23/498 , H01L23/373 , H01L23/14 , H01L23/488
CPC classification number: H01L23/49827 , H01L21/568 , H01L23/49811 , H01L23/49822 , H01L23/4985 , H01L23/49894 , H01L24/19 , H01L25/0655 , H01L2224/04105 , H01L2224/12105 , H01L2224/24137 , H01L2224/82005 , H01L2225/06513 , H01L2225/06527 , H01L2225/06555 , H01L2924/18162
Abstract: 본발명은유연한연결부를갖는반도체장치및 그제조방법에관한것으로, 이격영역을사이에두고이격된적어도두 개의반도체칩들, 및상기반도체칩들상에제공되고상기반도체칩들과전기적으로연결된재배선을갖는재배선층을포함한다. 상기재배선층은상기이격영역에제공되는연결부를포함한다. 상기연결부는상기재배선을감싸는그리고상기반도체칩에비해유연한유기막을포함한다.
Abstract translation: 本发明中，与分离区域之间的间隔的至少两个半导体芯片的培养，并且提供电连接到所述半导体芯片的半导体器件和具有柔性连接器及其制造方法在半导体芯片上 和一个线路重新分配层。 并且上基板布线层包括设置在间隔区域中的连接部分。 连接部分包括围绕再布线的有机膜并且与半导体芯片相比是柔性的。
-
公开(公告)号：KR1020150033133A
公开(公告)日：2015-04-01
申请号：KR1020130112739
申请日：2013-09-23
Applicant: 삼성전자주식회사
CPC classification number: H01L21/563 , H01L23/3128 , H01L23/3677 , H01L23/49811 , H01L23/49816 , H01L23/49827 , H01L23/49833 , H01L23/5389 , H01L24/11 , H01L24/16 , H01L24/32 , H01L24/45 , H01L24/46 , H01L24/48 , H01L24/73 , H01L24/81 , H01L24/83 , H01L24/92 , H01L24/97 , H01L25/105 , H01L25/50 , H01L2224/0401 , H01L2224/04042 , H01L2224/11312 , H01L2224/1132 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/32245 , H01L2224/451 , H01L2224/48091 , H01L2224/48227 , H01L2224/73253 , H01L2224/73265 , H01L2224/81191 , H01L2224/81192 , H01L2224/81801 , H01L2224/83191 , H01L2224/92225 , H01L2224/97 , H01L2225/0651 , H01L2225/06568 , H01L2225/1023 , H01L2225/1041 , H01L2225/1058 , H01L2225/1094 , H01L2924/00014 , H01L2924/12042 , H01L2924/1431 , H01L2924/1434 , H01L2924/1438 , H01L2924/15159 , H01L2924/15311 , H01L2924/15331 , H01L2924/181 , H01L2924/00 , H01L2924/00012 , H01L2224/81 , H01L2224/83 , H01L2224/05599
Abstract: 본발명의실시예에따른반도체패키지는하부패키지기판과상기하부패키지기판상에배치된하부반도체칩, 및상기하부반도체칩 상에배치된하부열전달막을포함하는하부패키지, 상기하부패키지상에적층되고, 인터포저기판, 상기인터포저기판의하부면이리세스되어형성된제 1 열전달개구부, 상기인터포저기판의상부면이리세스되어형성된제 2 열전달개구부에노출되는상부인터포저열전달패드, 및상기상부인터포저열전달패드상에배치된상부열전달막을포함하는인터포저, 및상기인터포저상에적층되고, 상부패키지기판, 상기상부패키지기판의하부면이리세스되어형성된제 3 열전달개구부에노출되는상부패키지열전달패드및 상기상부패키지기판상에배치된상부반도체칩을포함하는상부패키지를포함하되, 상기하부열전달막은상기제 1 열전달개구부에제공되어상기상부인터포저열전달패드와접촉하고, 상기상부열전달막은상기제 3 열전달개구부에제공되어상기상부패키지열전달패드와접촉한다.
Abstract translation: 根据本发明的实施例的半导体封装包括：下封装，其包括下封装基板，设置在下封装基板上的下半导体芯片和设置在下半导体芯片上的下传热膜; 插入器，其包括堆叠在下封装上的第一传热开口，并且具有其下表面形成为凹陷的插入器基板;暴露于第二传热开口的上插入件传热垫，其中插入器基板的上表面 形成为凹陷部，上部传热膜设置在上部插入体传热垫上; 以及上部封装，其包括堆叠在所述插入件上的上部封装传热垫，并且具有上部封装基板，并暴露于形成有所述上部封装基板的下表面的第三传热开口，以及上部半导体芯片 设置在上封装基板上。 下传热膜与设置在第一传热口上的上插入件传热垫接触，并且上传热膜与提供给第三传热孔的上部传热垫接触。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.023 seconds)
