公开(公告)号：KR100609012B1

公开(公告)日：2006-08-03

申请号：KR1020040009029

申请日：2004-02-11

Applicant: 삼성전자주식회사

Inventor： 조민교 ,  도재천 ,  권영신

IPC: H01L27/146 ,  H01L23/00

CPC classification number: H04N5/2251 ,  H01L27/14618 ,  H01L27/14806 ,  H01L31/0203 ,  H01L31/02325 ,  H01L2224/49171 ,  H04N5/2253 ,  H04N5/2254 ,  H01L2224/48091 ,  H01L2924/00014

Abstract: 소형화된 고체 촬상용 반도체 장치가 제공된다. 이 고체 촬상용 반도체 장치는, 반도체 칩이 실장되는 영역을 정의하는 개구부를 구비하고 상부가 내측면으로부터 상기 개구부 안으로 돌출하여 상기 내측면에 단차부가 형성된 몸체부와, 일단은 상기 몸체부의 상면과 연결되고 타단은 상기 몸체부의 하면과 연결된 리드를 구비하는 배선기판을 포함한다.
고체 촬상, 수동소자, 리드, 기판

Abstract translation: 在一个实施例中，小型化固态成像装置包括具有用于将半导体芯片安装在其中的空腔的主体。 主体具有向空腔延伸的伸出部分。 此外，引线设置在身体内。 引线的一端通过主体的顶表面暴露，而另一端通过主体的底表面暴露以与其电连接。

公开(公告)号：KR100422608B1

公开(公告)日：2004-06-04

申请号：KR1019970018062

申请日：1997-05-10

Applicant: 삼성전자주식회사

Inventor： 조민교

IPC: H01L27/00

Abstract: PURPOSE: A stack chip package is provided to decrease the size of a package by reducing the vertical height of the package as compared with that of a conventional stack chip package, and to shorten an interval of fabricating time by eliminating the necessity of a process such as a lead bending process. CONSTITUTION: A semiconductor chip(10) has a plurality of bonding pads(11). The inner end of a lead(21) of a leadframe is of a convex type. A predetermined space between inner leads is formed in the leadframe. Insulating adhesion tape is attached to a lower surface of a lead end part having a decreased thickness and to the lower surface of the semiconductor chip so as to fix the semiconductor chip. The bonding pad is electrically connected to the leadframe by a bonding wire(32). A plurality of vertically stacked unit semiconductor chip packages(50) have resin encapsulant(34) that exposes the side surface of the leadframe and protects the lead from the outer environments. A junction unit is attached to each lead of the unit semiconductor chip package to perform a vertical electrical connection.

公开(公告)号：KR1020000075048A

公开(公告)日：2000-12-15

申请号：KR1019990019383

申请日：1999-05-28

Applicant: 삼성전자주식회사

Inventor： 김남석 ,  조민교

IPC: H01L23/28

CPC classification number: H01L2224/16245 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/00

Abstract: PURPOSE: A method for manufacturing a chip stacked package is provided to reduce a manufacturing time and a manufacturing process, by performing every process in a wafer level. CONSTITUTION: The first and second wafers on which the first and second semiconductor chips(120,140) having different sizes are formed, are prepared. Predetermined bumps are formed by rearranging an interconnection over the first semiconductor chips. An interconnection is rearranged over the second semiconductor chips, so that a chip mounting part having bump pads corresponding to the predetermined bumps is formed, and a connection part having ball pads around the chip mounting part is formed. After the first semiconductor chips are split up into individual chips, a flip bonding is performed over the chip mounting part of the second semiconductor chip. Solder balls(124) are formed over the ball pads of the semiconductor chip. The second semiconductor chips are split up into individual chips. The chip mounting part is formed which corresponds to that of the first semiconductor chip. The solder balls have a diameter greater than the height of the flip-bonded first semiconductor chip.

Abstract translation: 目的：提供一种制造芯片堆叠封装的方法，通过执行晶片级的每个处理来减少制造时间和制造工艺。 构成：制备其上形成有不同尺寸的第一和第二半导体芯片（120,140）的第一和第二晶片。 通过重排第一半导体芯片上的互连形成预定的凸块。 在第二半导体芯片上重新布置互连，从而形成具有与预定凸块相对应的凸点焊盘的芯片安装部分，并且形成具有围绕芯片安装部分的球垫的连接部分。 在将第一半导体芯片分成单个芯片之后，在第二半导体芯片的芯片安装部分上执行翻转接合。 焊球（124）形成在半导体芯片的球垫上方。 第二个半导体芯片被分成单独的芯片。 形成与第一半导体芯片对应的芯片安装部。 焊球的直径大于翻盖式第一半导体芯片的高度。

公开(公告)号：KR100502471B1

公开(公告)日：2005-09-26

申请号：KR1019980043307

申请日：1998-10-16

Applicant: 삼성전자주식회사

Inventor： 조민교 ,  김경희

IPC: H01L21/60

CPC classification number: H01L2224/11

Abstract: 본 발명은 플립 칩(Flip chip) 방식의 반도체 소자의 접속단자인 범프를 형성하는 방법에 관한 것으로, 더욱 구체적으로는 크롬(Chromium)계 금속기저층(Under Barrier Metal)을 포함하는 솔더 범프(Solder bump)를 형성하는 과정에서 솔더가 손상되는 것을 방지할 수 있는 솔더 범프를 형성하는 방법에 관한 것이며, 이를 위하여 금속기저층 위에 전기도금된 솔더(Solder) 위로 솔더를 포함하는 일정부분을 둘러싸는 감광막을 형성한 후 감광막을 마스크로 하여 크롬계 금속기저층을 식각하여 제거하는 방법을 특징으로 하는 솔더 범프 형성 방법을 개시하며, 이러한 방법을 통하여 솔더가 크롬 식각성분에 의해 용해되는 것을 방지할 수 있으며, 솔더의 바로 밑에서 금속기저층이 언더컷을 이루는 것을 방지할 수 있고, 나아가 솔더와 금속기저층의 결합력을 증대함으로써 솔더 범프의 신뢰도를 향상시킬 수 있다.

公开(公告)号：KR1019990025696A

公开(公告)日：1999-04-06

申请号：KR1019970047418

申请日：1997-09-13

Applicant: 삼성전자주식회사

Inventor： 조민교

IPC: B29C45/14 ,  H01L21/00

Abstract: 본 발명은 몰딩시 자기장을 리드프레임에 인가하여 성형수지의 흐름에 의한 리드프레임의 틸트(tilt)를 방지하도록 한 몰딩장치 및 몰딩방법에 관한 것이다.
본 발명의 목적은 몰딩시에 리드프레임을 몰딩다이에 견고히 고정하여 틸트현상의 발생을 억제하도록 한 몰딩장치 및 몰딩방법을 제공하는데 있다.
따라서, 본 발명은 몰딩다이에 로딩한 리드프레임을 자기장에 의해 견고히 고정한 상태에서 몰딩다이에 성형수지를 주입하여 성형수지의 흐름에 의한 리드프레임의 틸트현상을 방지할 수 있다.

公开(公告)号：KR100499336B1

公开(公告)日：2005-09-02

申请号：KR1019980028116

申请日：1998-07-13

Applicant: 삼성전자주식회사

Inventor： 조민교

IPC: H01L23/10

Abstract: 이 발명은 반도체소자와 회로기판을 솔더범프를 통해 접합하는 플립칩 패키지소자와 그 제조방법에 관한 것으로, 솔더범프를 통해 반도체소자와 회로기판을 접합하는 플립칩 패키지에서 솔더범프로서 금속선을 이용하는 플립칩 패키지 제조방법과 이렇게 제조된 패키지소자, 상기 플립칩 패키지소자에 이용되는 금속선에 대한 것이다.

公开(公告)号：KR100442698B1

公开(公告)日：2004-08-02

申请号：KR1020020034345

申请日：2002-06-19

Applicant: 삼성전자주식회사

Inventor： 조민교 ,  강사윤 ,  노영훈 ,  권영신

IPC: H01L27/146

CPC classification number: H04N5/2253 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/92247 ,  H01L2924/00014

Abstract: An image pickup device and a manufacturing method thereof. A digital signal processing (DSP) chip is attached on a first surface of a substrate. A CMOS image sensor (CIS) chip is attached on an active surface of the DSP chip. The DSP chip and the CIS chip may be electrically connected to the substrate by wire bonding. A housing kit having a lens configured to transmit an image to the DSP chip may be mounted on the substrate. An inner space between the housing kit and the substrate is not molded, thereby simplifying a manufacturing process and providing a thinner and/or lighter image pickup device.

Abstract translation: 一种图像拾取装置及其制造方法。 数字信号处理（DSP）芯片附着在基板的第一表面上。 CMOS图像传感器（CIS）芯片附着在DSP芯片的有源表面上。 DSP芯片和CIS芯片可以通过引线键合与基板电连接。 具有被配置为将图像传输到DSP芯片的透镜的外壳套件可以被安装在基板上。 壳体套件和基板之间的内部空间未被模制，从而简化了制造过程并提供了更薄和/或更轻的图像拾取装置。

公开(公告)号：KR1020030008615A

公开(公告)日：2003-01-29

申请号：KR1020010043445

申请日：2001-07-19

Applicant: 삼성전자주식회사

Inventor： 권용환 ,  강사윤 ,  장동현 ,  조민교 ,  김구성

IPC: H01L23/538

CPC classification number: H01L21/568 ,  H01L21/6835 ,  H01L21/76898 ,  H01L23/3114 ,  H01L24/11 ,  H01L24/12 ,  H01L24/16 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0231 ,  H01L2224/0401 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05171 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/13099 ,  H01L2225/0652 ,  H01L2225/06524 ,  H01L2225/06541 ,  H01L2225/06572 ,  H01L2225/06582 ,  H01L2225/06586 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/351 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/01028 ,  H01L2924/013

Abstract: PURPOSE: A wafer level stack chip scale package and a method for fabricating the same are provided to connect electrically stacked semiconductor devices to each other by using conductive charging material. CONSTITUTION: A rewiring substrate is prepared. The rewiring substrate includes an element mounting region, a rewiring plate, the first insulating layer(45), a wiring layer(47), the second insulating layer(48), and a substrate pad(49). The first metal wall is formed along a substrate cutting region of the rewiring substrate. The first inner connection terminal(57a) of the first semiconductor device(60a) is boned on the substrate pad(49) of the element mounting region. The first charge layer is formed by using molding resin. A back face of the first semiconductor device(60a) and the first charge layer are polished. A hole is formed on the first rewiring layer. The hole is filled with the first conductive charging material(59a). The second metal wall is formed on the first metal wall. The second inner connection terminal(57b) of the second semiconductor device(60b) is bonded on the first conductive charging material(59a). The second charge layer is formed between the first and the second semiconductor(60a,60b). A back face of the second semiconductor(60b) and the second charge layer are polished. A plurality of individual elements are formed by etching the rewiring substrate. An external connection terminal(90) is formed on each wiring layer of the individual elements.

Abstract translation: 目的：提供晶片级堆叠芯片级封装及其制造方法，以通过使用导电充电材料将电叠层半导体器件彼此连接。 构成：准备重新布线基材。 再布线基板包括元件安装区域，再布线板，第一绝缘层（45），布线层（47），第二绝缘层（48）和基板焊盘（49）。 第一金属壁沿着重新布线基板的基板切割区域形成。 第一半导体器件（60a）的第一内部连接端子（57a）被装配在元件安装区域的衬底（49）上。 第一电荷层通过使用模制树脂形成。 抛光第一半导体器件（60a）和第一电荷层的背面。 在第一重新布线层上形成孔。 该孔填充有第一导电充电材料（59a）。 第二金属壁形成在第一金属壁上。 第二半导体装置（60b）的第二内部连接端子（57b）接合在第一导电充电材料（59a）上。 第二电荷层形成在第一和第二半导体（60a，60b）之间。 抛光第二半导体（60b）和第二电荷层的背面。 通过蚀刻重新布线基板形成多个单独的元件。 在各个元件的各布线层上形成外部连接端子（90）。

公开(公告)号：KR100715969B1

公开(公告)日：2007-05-08

申请号：KR1020000008161

申请日：2000-02-21

Applicant: 삼성전자주식회사

Inventor： 조민교

IPC: H01L23/498

CPC classification number: H01L2224/73204

Abstract: 본 발명은 금속리드를 갖는 반도체 칩과 그 제조 방법에 관한 것이다. 본 발명의 반도체 칩은 전극패드와 접합되며 금속리드 베이스와 금속리드 도금층으로 이루어진 금속리드를 갖는 것을 특징으로 한다. 그리고, 본 발명의 반도체 칩 제조 방법은 ⒜ 전극패드가 형성된 반도체 칩의 전면에 전극패드가 개방시키는 개구부가 형성되어 있고 그 개구되는 부분이 경사를 이루도록 제 1포토 레지스트 막을 형성하는 단계, ⒝ 제 1포토 레지스트 막의 전면에 금속층을 형성하는 단계, ⒞ 금속층을 덮는 제 2포토 레지스트 막을 형성하는 단계, ⒟ 제 2포토 레지스트 막과 금속층을 식각하여 각각의 전극패드와 접합되며 서로 전기적으로 절연되는 금속리드 베이스를 형성하는 단계, ⒠ 금속리드 베이스를 도금하여 금속리드 도금층을 형성하는 단계, 및 ⒡ 제 1포토 레지스트 막을 제거하는 단계를 포함하는 것을 특징으로 한다. 이에 따르면, 플립 칩 본딩을 위한 범프의 높이 제한을 극복할 수 있고, 금속리드의 스프링 효과로 고 신뢰성의 접합 기능이 가능하며, 솔더 전기 도금에 비해 공정이 단순하여 비용 절감 효과를 얻을 수 있다.
플립 칩 본딩(flip chip bonding), 상호연결(interconnection), 칩 실장, 범프, 금속리드

公开(公告)号：KR1020030097160A

公开(公告)日：2003-12-31

申请号：KR1020020034345

申请日：2002-06-19

Applicant: 삼성전자주식회사

Inventor： 조민교 ,  강사윤 ,  노영훈 ,  권영신

IPC: H01L27/146

CPC classification number: H04N5/2253 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/92247 ,  H01L2924/00014

Abstract: PURPOSE: An image pickup semiconductor device is provided to improve productivity by reducing the weight of an image pickup semiconductor device attached to the inside of a housing kit and by decreasing the number of processes. CONSTITUTION: A passive device(107) is mounted on a surface of a substrate. An image processing semiconductor chip(108) is attached to the same surface as the substrate surface on which the passive device is mounted while the active surface of the image processing semiconductor chip faces upward, electrically connected to the substrate. The image pickup semiconductor device is so attached to the active surface of the image processing that the active surface of the image semiconductor device faces upward, electrically connected to the substrate. The housing kit(103) is attached to the substrate, including a lens(102) so that an image can reach the image processing semiconductor chip.

Abstract translation: 目的：提供一种图像拾取半导体器件，通过减少附接到外壳套件内部的图像拾取半导体器件的重量并减少处理次数来提高生产率。 构成：被动装置（107）安装在基板的表面上。 图像处理半导体芯片（108）附着到与被安装无源器件的衬底表面相同的表面上，而图像处理半导体芯片的有源表面面向上，与衬底电连接。 图像拾取半导体器件附着到图像处理的有源表面，使得图像半导体器件的有源表面朝上，电连接到基板。 外壳套件（103）附接到基板，包括透镜（102），使得图像可以到达图像处理半导体芯片。