-
公开(公告)号：KR1020170109863A
公开(公告)日：2017-10-10
申请号：KR1020160033995
申请日：2016-03-22
Applicant: 삼성전자주식회사
IPC: G06F17/50
CPC classification number: G06F17/5072 , G06F17/5081
Abstract: 본개시에따른집적회로를설계하기위한컴퓨터구현방법은, 복수의로우들에대응하는멀티하이트셀인제1 셀의일 레이어에해당하는패턴들에 MPT를적용하도록, 패턴들에대해복수의컬러들을할당하고, 제1 셀에대하여, 로우별로패턴들에대한컬러리맵핑이수행된복수의쉬프트셀들을생성하며, 제1 셀및 복수의쉬프트셀들을포함하는셀 세트를표준셀 라이브러리에저장한다.
Abstract translation: 根据本发明的用于设计集成电路的计算机实现的方法包括：将多种颜色应用于图案，以将MPT应用于与多行对应的单元中对应于多高度单元的一层的图案， 并且生成多个移位单元，其中针对第一单元逐行地执行用于图案的颜色重新映射，并且将包括第一单元和多个移位单元的一组单元存储在标准单元库中。
-
公开(公告)号：KR1020160120644A
公开(公告)日：2016-10-18
申请号：KR1020150128566
申请日：2015-09-10
Applicant: 삼성전자주식회사
Abstract: 본개시에따른집적회로는표준셀을포함하고, 표준셀은서로다른도전형을갖고제1 방향으로연장된제1 및제2 액티브영역들, 제1 및제2 액티브영역들에걸쳐서제1 방향에실질적으로수직인제2 방향으로연장되고서로평행하게배치된제1, 제2 및제3 도전라인들, 및제1 및제2 액티브영역들사이에서제1 방향으로연장되어, 제1 도전라인을제1 상부도전라인및 제1 하부도전라인으로, 제2 도전라인을제2 상부도전라인및 제2 하부도전라인으로, 제3 도전라인을제3 상부도전라인및 제3 하부도전라인으로각각분리하는절단레이어를포함하고, 제1 상부도전라인및 제3 하부도전라인은제1 제어신호를수신하고, 제1 및제3 상부도전라인들사이의제2 상부도전라인및 제1 및제3 하부도전라인들사이의제2 하부도전라인은제2 제어신호를수신한다.
-
公开(公告)号：KR1019990065872A
公开(公告)日：1999-08-05
申请号：KR1019980001354
申请日：1998-01-17
Applicant: 삼성전자주식회사
Inventor： 조성위
IPC: H01L27/085
Abstract: 본 발명은 삼상 버퍼에 관한 것으로서, 더 구체적으로는 구동력 향상을 위해 트랜지스터의 사이즈를 증가시켜도 레이 아웃 면적을 최소화할 수 있는 삼상 버퍼에 관한 것으로서, 인에이블 신호를 반전시키기 위한 제 1 인버터와; 입력 신호와 상기 인에이블 신호를 조합하기 위한 노어 회로와; 상기 입력 신호와 상기 제 1 인버터를 통해 반전된 신호를 조합하기 위한 낸드 회로와; 상기 노어 회로의 출력을 반전시키기 위한 제 2 인버터와; 상기 낸드 회로의 출력을 반전시키기 위한 제 3 인버터와; 상기 제 2 인버터와 제 3 인버터의 출력을 인가받아 상기 입력 신호와 반대레벨을 갖는 신호를 구동하기 위한 구동 회로를 포함한다.
-
-
公开(公告)号：KR1020170115243A
公开(公告)日：2017-10-17
申请号：KR1020160042588
申请日：2016-04-07
Applicant: 삼성전자주식회사
CPC classification number: H01L27/0207 , H01L21/67138 , H01L21/823475 , H01L23/5226 , H01L23/528 , H01L27/088 , H01L27/0886 , H01L27/092 , H01L2027/11875 , H03K19/0002 , H03K19/17744 , H03K19/17764 , H03K19/20 , H03K19/21
Abstract: 집적회로가게시된다. 상기집적회로는제1언폴디드트랜지스터들만을포함하는표준셀을포함하고, 상기표준셀은각각이제1방향으로연이어나란히제1레이어에배치된제1메탈, 제2메탈, 및제3메탈; 각각이제2방향으로제2레이어에배치되고서로분리된제4메탈과제5메탈; 상기제1메탈과상기제4메탈사이에연결된제1비아; 및상기제3메탈과상기제5메탈사이에연결된제2비아를포함하고, 상기제1비아와상기제2비아사이의제1 비아센터-투-비아센터간격은상기제1메탈과상기제2메탈사이의제1 최소메탈센터-투-메탈센터피치의 2배보다크고, 상기제1 최소메탈센터-투-메탈센터피치는 80나노미터(㎚)와같거나작고, 상기제1방향과상기제2방향은서로수직이다.
Abstract translation: 集成电路已发布。 仅具有键合的第一晶体管eonpol集成电路包括标准单元，以及包括该标准单元包括：第一金属，第二金属，第三mitje金属并排设置又一个，每个现在第一方向上的第一层上; 第四金属任务5金属，其现在沿两个方向设置在第二层中并彼此分离; 连接在第一金属和第四金属之间的第一通孔; 到 - - 通孔中心间距的第二和所述第一金属和所述第一通孔中心的第三金属和第五和通路连接的第二到每个金属，通过第一和第二通孔之间 金属中心间距大于或等于金属之间的第一最小金属中心到金属中心间距的两倍，并且第一最小金属中心间金属中心间距小于或等于80纳米（nm） 这两个方向彼此垂直。
-
Patent Agency Ranking
公开(公告)号：KR1020160040085A
公开(公告)日：2016-04-12
申请号：KR1020150118271
申请日：2015-08-21
Applicant: 삼성전자주식회사
IPC: G01R31/3185
Abstract: 본개시에따른스캔플립플롭은동작모드에따라데이터입력신호및 스캔입력신호중 하나를선택하여내부신호로제공하는입력부, 및제1 출력노드를공유하고서로마주보는제1 및제2 삼상(tri-state) 인버터들을포함하는크로스커플구조를가지고, 클럭신호에따라내부신호를래치하는플립플롭을포함한다.
Abstract translation: 为了提高空间效率，根据本公开的扫描触发器包括：输入部，其根据操作模式选择数据输入信号和扫描输入信号中的任一个，并将其提供为内部信号; 以及具有交叉耦合结构的触发器，其包括共享第一输出节点并彼此面对的第一和第二三态反相器，并且根据时钟信号锁存内部信号。
-
公开(公告)号：KR1020040040732A
公开(公告)日：2004-05-13
申请号：KR1020020068932
申请日：2002-11-07
Applicant: 삼성전자주식회사
Inventor： 조성위
IPC: H03K3/037
CPC classification number: H03K3/356008
Abstract: PURPOSE: A MTCMOS flipflop circuit for storing data in a slip mode is provided to maintain a state prior to a slip mode in a switching process of the slip mode to an active mode by adding a feedback circuit to an existing flipflop circuit to utilize only a slip mode control signal. CONSTITUTION: A MTCMOS flipflop circuit for storing data in a slip mode includes a master latch and a slave latch to receive, latch, and output input data according to an internal clock signal. An output of the MTCMOS flipflop circuit is in the state prior to the slip mode in a switching process of the slip mode to an active mode by forming and storing a data state of an input terminal of the master latch corresponding to a data inverting state of an input terminal of the slave latch in the slip mode. The MTCMOS flipflop circuit further includes a switching transistor connected between the virtual ground and the ground. The switching transistor is turned on by a slip mode control signal in the slip mode. In addition, the switching transistor is turned off by the slip mode control signal in an active mode.
Abstract translation: 目的：提供一种用于以滑动模式存储数据的MTCMOS触发电路，用于通过向现有的触发器电路添加反馈电路来将打滑模式的切换过程中的滑动模式之前的状态保持在活动模式，以仅使用 滑模控制信号。 构成：用于以滑动模式存储数据的MTCMOS触发器电路包括主锁存器和从锁存器，以根据内部时钟信号接收，锁存和输出输入数据。 MTCMOS触发器电路的输出处于滑动模式之前的状态，在滑移模式切换到活动模式时，通过形成并存储与主控制器的输入端相对应的数据转换状态的数据状态 在滑动模式下从属锁存器的输入端子。 MTCMOS触发器电路还包括连接在虚拟地与地之间的开关晶体管。 开关晶体管在滑动模式下由滑模控制信号导通。 此外，在活动模式下，开关晶体管由滑移模式控制信号截止。
-
公开(公告)号：KR1020170015835A
公开(公告)日：2017-02-09
申请号：KR1020150157565
申请日：2015-11-10
Applicant: 삼성전자주식회사
IPC: H01L27/02 , H01L27/06 , H01L21/768
Abstract: 본발명은반도체소자의레이아웃설계방법에관한것으로, 더욱상세하게는적어도하나의배선레이아웃내에예비핀 패턴을배치하는것을포함하는표준셀 레이아웃을구성하는것; 상기예비핀 패턴에상위배선레이아웃들과의라우팅을수행하는것; 및상기라우팅수행후 수득한히팅정보에따라, 상기배선레이아웃내에핀 패턴을형성하는것을포함한다. 상기핀 패턴은상기예비핀 패턴에비해크기가더 작다.
-
公开(公告)号：KR101651230B1
公开(公告)日：2016-09-05
申请号：KR1020150018867
申请日：2015-02-06
Applicant: 삼성전자주식회사
IPC: H01L23/495
Abstract: 본개시는적어도하나의표준셀을포함하는집적회로로서, 적어도하나의표준셀은, 제1 방향으로연장되고제1 방향에수직인제2 방향을따라서로평행하게배치되는복수의핀들, 복수의핀들에평행한제1 셀바운더리라인에인접하고제1 셀바운더리라인으로부터제1 거리만큼이격되도록배치된제1 액티브영역, 및제1 셀바운더리라인에대향하는제2 셀바운더리라인에인접하고제2 셀바운더리라인으로부터제2 거리만큼이격되도록배치된제2 액티브영역을포함하고, 제1 및제2 거리들은각각제1 및제2 액티브영역들상의핀들의개수에관계없이일정하다.
-
公开(公告)号：KR1020000050283A
公开(公告)日：2000-08-05
申请号：KR1019990000016
申请日：1999-01-02
Applicant: 삼성전자주식회사
Inventor： 조성위
IPC: H03K19/00
Abstract: PURPOSE: A D flip-flop is provided to reduce the power consumption by cutting off the current path of an inverter directly connected to an input terminal when a control signal becomes inactive. CONSTITUTION: A three state buffer(TSG1) has first and second control terminals(GL, GB) and controls a transfer path of data inputted through a data input terminal(D). A latch circuit(10) is connected to the three state buffer(TSG1) and has a latch output terminal. The three state buffer(TSG1) cuts off the data transfer path when the latch circuit(10) maintains prior data by the first and second control terminals(GL, GB). The latch circuit(10) is constituted with inverters(INV8, INV9) and a transfer gate(TG3). The input terminal of the inverter(INV9) is connected to the output terminal of the inverter(INV8).
Abstract translation: 目的：提供D触发器，当控制信号变为无效时，通过切断直接连接到输入端子的逆变器的电流路径来降低功耗。 构成：三态缓冲器（TSG1）具有第一和第二控制端子（GL，GB），并且控制通过数据输入端子（D）输入的数据的传送路径。 锁存电路（10）连接到三态缓冲器（TSG1）并具有锁存输出端。 当锁存电路（10）通过第一和第二控制端（GL，GB）保持先前的数据时，三状态缓冲器（TSG1）切断数据传输路径。 锁存电路（10）由反相器（INV8，INV9）和传输门（TG3）构成。 变频器（INV9）的输入端子连接到变频器（INV8）的输出端子。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.025 seconds)
