-
公开(公告)号：KR1019960039629A
公开(公告)日：1996-11-25
申请号：KR1019950008685
申请日：1995-04-13
Applicant: 삼성전자주식회사
IPC: H03K19/00
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 '하이' 데이타를 숭압하여 칩외부로 출력하는 데이타 출력버퍼에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
종래의 '하이' 데이타를 숭압하여 출력하는 회로구성에서는 '하이'데이타 출력시 외부전원전압단자에서의 과도한 외부전원전압의 방전으로 순간적으로 대전류가 출력되므로 외부전원전압의 일시적인 딥이 발생되었다.
3. 발명의 해결방법의 요지
본 발명에서 발생되는 외부전원전압의 딥을 방지하기 위하여, 대기동작시 외부전원전압을 충전하고 활성화 동작시 상기 충전된 전압을 출력라인으로 출력하는 데이타 출력버퍼를 사용하여 외부전원전압의 급격한 딥을 억제하게 되었다.
4. 발명의 중요한 용도
본 발명에 따른 안정적인 동작을 수행하는 데이타 출력버퍼가 구현되므로서 안정적이고 신뢰성 높인 반도체 메모리가 구현되었다.-
公开(公告)号：KR1019950004559B1
公开(公告)日：1995-05-02
申请号：KR1019920011242
申请日：1992-06-26
Applicant: 삼성전자주식회사
IPC: G11C11/407
Abstract: The semiconductor memory device with bootstrapping circuits includes: a pumping voltage node connected to a circuit using a pumping voltage; a pumping circuit for generating pumping voltage of a designated level during a power-up cycle; an isolating means for transmitting the pumping voltage to the pumping voltage node in response to the pumping voltage; an active kicker for compensating for the level of the pumping voltage by the decreased value of a designated level of pumping voltage; a detector; and a clamper for dropping the pumping voltage by the increased value of a designated level of the pumping voltage.
Abstract translation: 具有自举电路的半导体存储器件包括：使用泵浦电压连接到电路的泵浦电压节点; 用于在上电周期期间产生指定电平的泵浦电压的泵浦电路; 用于响应于所述泵浦电压将所述泵浦电压传输到所述泵浦电压节点的隔离装置; 用于通过指定的泵送电压值的减小的值来补偿泵浦电压的电平的主动启动器; 检测器 以及用于将泵送电压降低指定级别的泵浦电压的增加值的钳位器。
-
公开(公告)号：KR1019920008886B1
公开(公告)日：1992-10-10
申请号：KR1019890006206
申请日：1989-05-10
Applicant: 삼성전자주식회사
IPC: G11C11/34 , H01L27/108
CPC classification number: H01L27/10852 , H01L21/28525 , H01L28/40 , Y10S148/026
Abstract: A DRAM cell comprises a field oxide film (26) formed on a predetermined area of a semiconductor substrate (20), a switching transistor with a source region (32) and a drain region (34) adjacent to the film (26) and a gate electrode (30) connected to a word line (31), a storage electrode (44) connected to the source region through a contact hole and overlapping the upper part of the gate electrode and field oxide film, a dielectric layer (46) formed on the storage electrode and a plate electrode (48) formed on the layer (46). The storage electrode is a polysilicon layer (44). A silicon layer (42) is formed in the hole to connect between the source region and the storage electrode. The DRAM cell prevents the defects of the storage poly (44) and bit line from diffusing into the source and drain regions to reduce the leakage current.
Abstract translation: DRAM单元包括形成在半导体衬底（20）的预定区域上的场氧化膜（26），具有与膜（26）相邻的源极区（32）和漏区（34）的开关晶体管，以及 连接到字线（31）的栅电极（30），通过接触孔与源极区域连接并与栅电极和场氧化物膜的上部重叠的存储电极（44），形成有电介质层 在所述层（46）上形成的平板电极（48）。 存储电极是多晶硅层（44）。 在该孔中形成有硅层（42），以在源极区域和存储电极之间连接。 DRAM单元防止存储多晶硅（44）和位线的缺陷扩散到源极和漏极区域中以减少漏电流。
-
公开(公告)号：KR100206698B1
公开(公告)日：1999-07-01
申请号：KR1019950054754
申请日：1995-12-22
Applicant: 삼성전자주식회사
IPC: G11C16/02
Abstract: 청구범위에 기재된 발명이 속하는 기술분야; 불휘발성 반도체 메모리 장치의 소거락 및 소거언락방법에 관한 것이다.
발명이 해결하려고 하는 기술적 과제; 워드라인 단위, 즉 페이지 단위의 소거방지를 구현할 수 있는 불휘발성 반도체 메모리 장치 및 소거락방법을 제공함에 있다.
발명의 해결방법의 요지; 불휘발성 반도체 메모리 장치에 있어서 : 상기 메모리 쎌 어레이내의 메모리 트랜지스터들과 접속된 락쎌들과; 락명령에 응답하여 선택된 워드라인에 접속된 다수개의 메모리 트랜지스터들을 소거함에 따라 상기 락쎌의 상태가 온 쎌상태가 되고, 상기 락쎌들과 접속된 비트라인에 외부신호가 인가되는 것을 방지하는 소거락 동작을 수행하며, 언락명령에 응답하여 상기 선택된 다수개의 메모리 트랜지스터들을 소거함에 따라 상기 락쎌을 온시키고 블록 프로그램할 데이터를 인가받아 상기 락쎌을 오프 쎌로 유지하는 언락동작을 수행하는 제어부를 가짐을 요지로 한다.
발명의 중요한 용도; 불휘발성 반도체 메모리 장치에 적합하게 사용된다.-
公开(公告)号：KR100135327B1
公开(公告)日：1998-05-15
申请号：KR1019950008685
申请日：1995-04-13
Applicant: 삼성전자주식회사
IPC: H03K19/00
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야;
본 발명은 '하이'데이타 출력시 상기 '하이'데이타를 승압하여 칩외부로 출력하는 데이타 출력버퍼에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제;
종래의 '하이'데이타를 승압하여 출력하는 회로구성에서는 '하이'데이타 출력시 외부전원전압단자에서의 과도한 외부전원전압의 방전으로 순간적으로 대전류가 출력되므로 외부전원전압의 일시적인 딥이 발생되었다.
3. 발명의 해결방법의 요지;
본 발명에서 발생되는 외부전원전압의 딥을 방지하기 위하여, 대기동작시 외부전원전압을 충전하고 활성화동작시 상기 충전된 전압을 출력라인으로 출력하는 데이타 출력버퍼를 사용하여 외부전원전압의 급격한 딥을 억제하게 되었다.
4. 발명의 중요한 용도;
본 발명에 따른 안정적인 동작을 수행하는 데이타 출력버퍼가 구현되므로서 안정적이고 신뢰성을 높인 반도체 메모리가 구현되었다.-
Patent Agency Ranking
公开(公告)号：KR1019940016819A
公开(公告)日：1994-07-25
申请号：KR1019920023665
申请日：1992-12-09
Applicant: 삼성전자주식회사
Inventor： 최도찬
IPC: H01L27/108
Abstract: 본 발명은 반도체장치 중 플라즈마 유기 전하로부터 컬럼선택라인 트랜지스터의 게이트를 보호하기 위한 반도체장치에 관한 것으로, 도체층과 접지전압 사이에 접속되어 플라즈마 식각시 상기 도체층에 유기되는 플라즈마 전하들을 방전시키기 위한 하나 이상의 방전소자를 구비하여 이루어지는 것을 특징으로 한다.
따라서 본 발명의 반도체장치는, 상기 컬럼선택라인이 플라즈마에 노출되어 컬럼선택라인에 유기되는 플라즈마 방전전압이 컬럼선택라인 게이트에 인가되기 전에 방전경로를 통하여 방전되게 함으로써 상기 컬럼선택라인 트랜지스터의 게이트를 보호하여 전기적 특성을 개선하여 신뢰도 및 수율의 향상을 가져올 수 있다.-
公开(公告)号：KR100058662B1
公开(公告)日：1993-01-21
申请号：KR1019890006206
申请日：1989-05-10
Applicant: 삼성전자주식회사
IPC: G11C11/34 , H01L27/108
-
公开(公告)号：KR1019970049243A
公开(公告)日：1997-07-29
申请号：KR1019950052595
申请日：1995-12-20
Applicant: 삼성전자주식회사
IPC: G06F12/06
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술 분야 ;
반도체 메모리 디바이스 구분방법에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제 ;
동일 시스템내에 서로 다른 동작모드를 가지는 모듈들을 감지한뒤 그에 상응하는 신호를 인가하여 시스템 효율을 극대화 할 수 있는 메모리 디바이스의 구분방법을 제공함에 있다.
3. 발명의 해결방법의 요지 ;
각기 다른 동작모드를 가지는 다수의 메모리 디바이스로 구성된 모듈이 두개 이상인 시스템의 메모리 디바이스 구분방법에 있어서: 상기 시스템 내부에서 발생되는 신호들의 타이밍을 상기 각각의 모듈에 인가하고, 상기 서로 다른 두개 이상의 모듈에 장착된 메모리 디바이스들의 출력상태인 상기 신호들의 타이밍관계를 감지하여 구분하는 것을 특징으로 한다.
4. 발명의 중요한 용도
반도체 메모리에 적합하게 사용된다.-
公开(公告)号：KR1019970023442A
公开(公告)日：1997-05-30
申请号：KR1019950038186
申请日：1995-10-30
Applicant: 삼성전자주식회사
IPC: G11C16/00
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
플래시 EERPOM.
2. 발명이 해결하려고 하는 기술적 과제
접힘 비트라인 형태로 접속된 센스앰프를 가지는 EEPROM에서 데이터의 보존이 요구되는 메모리 쎌들의 데이터의 자기보존.
3. 발명의 해결방법의 요지
페이지 소거전 데이터의 보존이 요구되는 메모리 쎌에 저장된 데이터를 센스앰프에 래치한후 또는 비선택된 서브어레이와 관련된 센스앰프로 전송한후 상기 페이지 소거후 상기 센스앰프에 래치된 데이터 또는 상기 비선택된 서브어레이에 래치된 데이터를 상기 메모리 쎌에 프로그램함.
4. 발명의 중요한 용도
데이터의 영구 보존용.-
公开(公告)号：KR1019960039006A
公开(公告)日：1996-11-21
申请号：KR1019950009972
申请日：1995-04-26
Applicant: 삼성전자주식회사
IPC: G11C16/06
Abstract: 1. 청구 범위에 기재된 발명이 속한 기술분야;
디램버스에 접속가능한 불휘발성 반도체 메모리 장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제;
칩 세트의 큰 변경없이 디램 버스에 접속할 수 있는 플래쉬 메모리를 제공한다.
3. 발명의 해결방법의 요지;
로우 및 컬럼 어드레스 스트로브신호들로써 어드레스 핀들에 인가되는 어드레스 신호를 멀티플렉싱하여 설정된 동작을 수행하는 불휘발성 반도체 메모리는 디램의 버스와 직접적으로 연결되어져 동작되어 지기 위해, 상기 디램의 외부핀들과 공통되는 동일하게 배열하고, 필요한 리셋 핀, 레이디/비지핀, 및 소거 핀을 상기디램의 외부핀들중 미사용인 핀들에 대응시켜 배열함에 의해; 데이타의 리드동작을 상기 디램의 리드동작과 동일하게 수행하고, 라이트 동작을 상기 디램의 라이트 동작과 동일하게 수행하되 리스토아링 구간을 가지며, 상기 소거 핀에 인가되는 데이타 소거신호에 응답하여 상기 디램의 동작과는 무관하게 상기 메모리에 저장된 데이타를 소거하는 동작을 수행한다.
4. 발명의 중요한 용도;
디램 인터페이스 메모리 소자로 유효 적합하게 사용된다.
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.02 seconds)
