-
公开(公告)号：KR102159925B1
公开(公告)日：2020-09-25
申请号：KR1020150020250
申请日：2015-02-10
Applicant: 삼성전자주식회사
IPC: H01L27/112 , H01L27/102 , H01L29/78
-
公开(公告)号：KR1020160001152A
公开(公告)日：2016-01-06
申请号：KR1020140079073
申请日：2014-06-26
Applicant: 삼성전자주식회사
IPC: H01L27/115
CPC classification number: G11C17/16 , H01L23/5252 , H01L27/11206 , H01L2924/0002 , H01L2924/00
Abstract: 프로그래밍게이트및/또는읽기(reading) 게이트에전체적으로균일한전압을제공할수 있는비휘발성메모리소자를제공하는것이다. 상기비휘발성메모리소자는제1 방향으로각각연장되고, 상기제1 방향과다른제2 방향으로순차적으로배열되는제1 내지제4 활성영역, 상기제1 내지제4 활성영역상에상기제1 내지제4 활성영역과교차하도록형성되고, 상기제2 방향으로연장되는제1 게이트전극, 상기제1 내지제4 활성영역상에상기제1 내지제4 활성영역과교차하도록형성되고, 상기제2 방향으로연장되는제2 게이트전극으로, 상기제1 게이트전극과최인접하는제2 게이트전극, 상기제1 게이트전극상의제1 배선, 상기제1 활성영역과상기제2 활성영역사이에서, 상기제1 배선과상기제1 게이트전극을연결하는제1_1 스트랩컨택, 및상기제3 활성영역과상기제4 활성영역사이에서, 상기제1 배선과상기제1 게이트전극을연결하는제1_2 스트랩컨택을포함한다.
Abstract translation: 本发明提供一种能够向编程门和/或读取门提供总体均匀电压的非易失性存储器件。 非易失性存储装置包括：第一至第四有源区，其在第一方向上分别延伸，并且沿与第一方向不同的第二方向依次布置; 第一栅电极，形成在所述第一至第四有源区上，与所述第一至第四有源区相交，并沿所述第二方向延伸; 第二栅电极，形成在第一至第四有源区上，与第一至第四有源区交叉，沿第二方向延伸，最靠近第一栅电极; 形成在第一门上的第一线; 带状触点1_1，其将第一导线连接到第一有源区和第二有源区之间的第一栅电极; 以及将第一导线连接到第三有源区和第四有源区之间的第一栅电极的带接触件1_2。
-
公开(公告)号：KR1020150047647A
公开(公告)日：2015-05-06
申请号：KR1020130126135
申请日：2013-10-22
Applicant: 삼성전자주식회사
IPC: H01L23/62
CPC classification number: H01L23/5256 , H01L21/76807 , H01L21/76843 , H01L21/76865 , H01L23/5226 , H01L23/53233 , H01L23/53238 , H01L2924/0002 , H01L2924/00
Abstract: 반도체소자를제공한다. 반도체소자는, 퓨즈영역및 소자영역을포함하는기판, 절연막, 퓨즈구조물및 배선구조물을포함한다. 퓨즈구조물은퓨즈베리어막, 퓨즈비아패턴및 퓨즈라인패턴을포함하고, 배선구조물은배선베리어막, 배선비아패턴및 배선라인패턴을포함한다. 이때, 퓨즈라인패턴은제1 단면적을가지며, 상기제1 단면적보다작은제2 단면적을갖는부분을포함한다. 따라서, 퓨징시, 퓨즈라인패턴의제2 단면적을갖는부분에서블로잉되어, 퓨징되는곳을제어할수 있어반도체소자의퓨징성능을개선시킬수 있다.
Abstract translation: 提供是一种半导体器件。 半导体器件包括包括熔丝和器件区的基片，电介质膜，以及熔丝和布线结构。 熔丝结构包括熔丝阻挡膜，熔丝通孔图案和熔丝线图案。 布线结构包括布线阻挡膜，布线通孔图案和布线图案。 熔丝线图案具有第一横截面积和包括小于第一横截面积的第二横截面积的区段。 因此，当熔断时，在具有熔丝线图案的第二横截面积的部分上吹风能够控制正在熔化的区域，从而提高半导体器件的熔合性能。
-
公开(公告)号：KR102127178B1
公开(公告)日：2020-06-26
申请号：KR1020140032226
申请日：2014-03-19
Applicant: 삼성전자주식회사
Inventor： 최현민
IPC: H01L23/525
-
-
Patent Agency Ranking
公开(公告)号：KR1020170083677A
公开(公告)日：2017-07-19
申请号：KR1020160002686
申请日：2016-01-08
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L29/423 , H01L29/66 , H01L29/78
CPC classification number: H01L27/11206 , H01L23/5252
Abstract: 본발명은반도체소자에관한것으로, 제1 활성부분및 제2 활성부분을갖는기판, 상기제1 활성부분상의쓰기게이트전극, 상기제2 활성부분상의읽기게이트전극, 상기제1 활성부분과상기쓰기게이트전극사이의제1 게이트절연패턴, 상기제2 활성부분과상기읽기게이트패턴사이의제2 게이트절연패턴, 상기쓰기게이트전극의일 측의상기제1 활성부분내에제공되는제1 소스/드레인접합영역, 상기읽기게이트전극의일 측의상기제2 활성부분내에제공되는제2 소스/드레인접합영역및 상기제1 및제2 소스/드레인접합영역들을전기적으로연결시키는연결구조체를포함하는반도체소자가제공된다.
Abstract translation: 本发明涉及一种半导体器件，其包括具有第一有源部分和第二有源部分的衬底，在第一有源部分上的写入栅电极，在第二有源部分上的读取栅电极， 在第二有源部分和读取栅极图案之间的第一栅极绝缘图案，在第二有源部分和读取栅极图案之间的第二栅极绝缘图案，设置在写入栅极电极的一侧上的第一有源部分中的第一源极/ 以及用于电连接第一和第二源/漏结区的连接结构，设置在读栅电极一侧上的第二有源部分中的第二源/漏结区，以及将第一和第二源/ 是的。
-
公开(公告)号：KR1020160026535A
公开(公告)日：2016-03-09
申请号：KR1020140115607
申请日：2014-09-01
Applicant: 삼성전자주식회사
CPC classification number: H04M1/19 , G10K2210/108 , G10L21/02 , H04R3/00
Abstract: 본발명은복수의오디오테이블을제공하여, 전자장치에구비된각각의오디오수화경로및 송화경로에대응하는오디오테이블을사용자가선택적으로설정할수 있게한다. 또한본 발명은통화시주변환경을분석하여, 노이즈존재여부를판별하고, 그에따라오디오신호의음량또는음색이적정하게조정되어출력되거나송화될수 있게한다. 이에따라, 본발명은다양한통화환경에서최적의통화상태를제공할수 있다.
Abstract translation: 本发明提供多个音频表，并且使用户能够选择性地设置与电子设备中配备的音频接收路由和发送路由中的每一个对应的音频表。 此外，根据本发明，在呼叫期间分析周围环境，因此确定噪声的存在，并且在经过适当调整之后可以输出或发送音频信号的音量或音调。 因此，可以在各种呼叫环境中提供最佳呼叫状态。
-
公开(公告)号：KR1020160003454A
公开(公告)日：2016-01-11
申请号：KR1020140081862
申请日：2014-07-01
Applicant: 삼성전자주식회사
IPC: G01R31/327 , G01R31/26
CPC classification number: G11C17/18 , G11C17/16 , G11C29/027 , G11C2029/1206 , G11C2029/5006
Abstract: 이-퓨즈의프로그래밍전류측정이가능한이-퓨즈테스트장치를제공하는것이다. 상기이-퓨즈테스트장치는제1 트랜지스터, 및상기제1 트랜지스터의소오스/드레인단자와연결되는퓨즈어레이를포함하고, 상기퓨즈어레이는 N개의퓨즈그룹들을포함하고, 각각의상기퓨즈그룹들은일단과, 타단과, 상기일단및 타단사이에직렬로연결된 M개의제1 퓨즈요소들을포함하고, 각각의상기퓨즈그룹들의일단은서로연결되고, 각각의상기퓨즈그룹들의타단은상기제1 트랜지스터의소오스/드레인단자와연결되고, 상기 N과상기 M은각각 2 이상의자연수이다.
Abstract translation: 提供了一种能够测量电子熔丝的编程电流的电子熔丝测试装置。 电熔丝测试装置包括：第一晶体管和连接到第一晶体管的源极/漏极端子的熔丝阵列。 熔丝阵列包括N个保险丝组，每个保险丝组包括一端，另一端和M个第一熔丝元件在一端和另一端之间彼此串联连接，每个熔丝组的一端 彼此连接，并且每个熔丝组的另一端连接到第一晶体管的源极/漏极端子，其中N和M是等于或大于2的自然数。
-
公开(公告)号：KR1020140034019A
公开(公告)日：2014-03-19
申请号：KR1020120126839
申请日：2012-11-09
Applicant: 삼성전자주식회사
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L21/28008 , H01L21/28518 , H01L21/823462 , H01L29/66545
Abstract: Provided is a method for manufacturing a semiconductor device with improved reliability by using a silicon electrode in a region which requires reliability within a semiconductor device and using a metal electrode in a region which requires a high operation speed. The method for manufacturing a semiconductor device includes the steps of: forming a first gate pattern and a dummy gate pattern in a first active region and a second active region, respectively, on a substrate; forming a second gate pattern including a second gate insulation film and a metal gate electrode on the exposed substrate surface while the first gate pattern includes a first gate insulation film and a silicon gate electrode and the substrate surface of the second active region is exposed by removing the dummy gate pattern; and forming a gate silicide on the silicon gate electrode after forming the second gate pattern while the thickness of the first gate insulation film is greater than the thickness of the second insulation film.
Abstract translation: 提供一种通过在半导体器件中需要可靠性的区域中使用硅电极并且在需要高操作速度的区域中使用金属电极来制造具有可靠性提高的半导体器件的方法。 制造半导体器件的方法包括以下步骤：在衬底上分别在第一有源区和第二有源区中形成第一栅极图案和伪栅极图案; 在所述暴露的基板表面上形成包括第二栅极绝缘膜和金属栅极的第二栅极图案，同时所述第一栅极图案包括第一栅极绝缘膜和硅栅电极，并且所述第二有源区的所述基板表面通过去除 虚拟门模式; 以及在形成所述第二栅极图案之后在所述硅栅极上形成栅极硅化物，同时所述第一栅极绝缘膜的厚度大于所述第二绝缘膜的厚度。
-
公开(公告)号：KR100871697B1
公开(公告)日：2008-12-08
申请号：KR1020070005419
申请日：2007-01-17
Applicant: 삼성전자주식회사
IPC: H01L21/82
CPC classification number: H01L23/5256 , H01L2924/0002 , H01L2924/00
Abstract: 반도체 소자의 전기 퓨즈에 관하여 개시한다. 본 발명에 따른 반도체 소자의 전기 퓨즈는 퓨즈 프로그래밍을 위한 퓨즈 트랜지스터; 및 상기 퓨즈 트랜지스터와 연결되어 있는 퓨즈 블록을 포함하되, 상기 퓨즈 블록은 퓨즈 라인 및 상기 퓨즈라인에 연결되어 있는 열발산 구조; 를 포함한다. 본 발명의 전기 퓨즈는 퓨즈 라인에 열발산 구조를 채용함으로써 퓨즈 블로잉시 퓨즈 링크에서 발생하는 열이 열발산 구조로 확산되어 퓨즈의 파열을 방지함으로써 전기 퓨즈의 센싱 마진을 넓게 확보하고 인접 소자가 퓨즈에서 발생하는 열에 의하여 열화되는 것을 방지할 수 있다.
전기 퓨즈, 퓨즈 링크, 열발산 구조, 퓨즈 파열(rupture)
-
-
-
-
-
-
-
-
-
Search Results
38
records
(took 0.026 seconds)
