이종 메모리들을 포함하는 메모리 장치 및 메모리 시스템
    1.
    发明公开
    이종 메모리들을 포함하는 메모리 장치 및 메모리 시스템 审中-实审
    包括异构存储器的存储器设备和存储器系统

    公开(公告)号:KR1020170059239A

    公开(公告)日:2017-05-30

    申请号:KR1020150163338

    申请日:2015-11-20

    CPC classification number: G06F13/1694 G06F12/02

    Abstract: 본개시에따른메모리장치는, 제1 하드웨어속성을갖는제1 메모리, 제1 하드웨어속성과다른제2 하드웨어속성을갖는제2 메모리, 그리고, 제1 또는제2 하드웨어속성을나타내는신호를커맨드와함께수신하고, 수신된신호에따라제1 메모리또는제2 메모리를선택하며, 선택된제1 또는제2 메모리에대해커맨드에따른동작이수행되도록선택된제1 또는제2 메모리를제어하는제어부를포함한다.

    Abstract translation: 根据本发明的存储器装置中,第一,具有第一属性的硬件存储器,所述第一硬件特性和不同于第一到代表所述第二存储器的信号,以及与该命令硬件属性的第一或第二硬件属性 接收和选择所述第一存储器或根据所接收到的信号中的第二存储器,以及用于使得根据所选择的第一或第二存储器执行的命令的操作控制所选择的第一或第二存储器的控制器。

    반도체 메모리 장치, 이를 포함하는 메모리 시스템, 및 이의 동작 방법
    2.
    发明公开
    반도체 메모리 장치, 이를 포함하는 메모리 시스템, 및 이의 동작 방법 审中-实审
    半导体存储器件,包括其的存储器系统及其操作方法

    公开(公告)号:KR1020160015062A

    公开(公告)日:2016-02-12

    申请号:KR1020140097522

    申请日:2014-07-30

    Abstract: 본발명의실시예에따른반도체메모리장치는정상채널인제1 채널과불량채널인제2 채널에각각대응하는제1 셀코어와제2 셀코어를포함하는복수의셀 코어들을포함하는메모리셀 어레이, 및상기제1 셀코어의적어도하나의불량셀의어드레스를상기제2 셀코어의적어도하나의여분셀의어드레스로변환하는어드레스리맵핑(address remapping)을수행하고, 상기적어도하나의여분셀에대한데이터를상기제1 채널을통해전송하는액세스회로를포함한다.

    Abstract translation: 根据本发明的实施例,一种半导体存储器件包括:存储单元阵列,包括多个单元核,所述多个单元核包括对应于作为正常通道的第一通道的第一单元磁芯和对应于 作为有缺陷的信道的第二信道; 以及接入电路,被配置为执行将所述第一小区核心的至少一个有缺陷小区的地址转换成所述第二小区核心的至少一个额外小区的地址的地址重新映射,并且发送所述至少一个额外小区的数据 通过第一个渠道。

    메모리 시스템의 동작 방법
    3.
    发明公开
    메모리 시스템의 동작 방법 审中-实审
    操作记忆系统的方法

    公开(公告)号:KR1020150054373A

    公开(公告)日:2015-05-20

    申请号:KR1020130136744

    申请日:2013-11-12

    Abstract: 메모리시스템의동작방법에서는메모리컨트롤러를초기화시킨다. 메모리컨트롤러가비휘발성메모리및 휘발성메모리를포함하는하이브리드메모리장치의페일(fail) 정보영역으로부터비휘발성메모리및 휘발성메모리의페일정보를독출한다. 메모리컨트롤러가페일정보에기초하여하이브리드메모리장치중 페일정보영역및 페일영역과구분되는안전영역에데이터가저장되도록데이터와관련된논리적어드레스를안전영역의물리적어드레스에매핑한다. 메모리컨트롤러가매핑에따라데이터를안전영역에저장한다. 메모리시스템의동작방법에따르면페일정보를시스템레벨로전달할수 있고, 운영체제는페일정보를이용하여응용프로그램을하이브리드메모리장치내의안전영역에로딩할수 있다.

    Abstract translation: 本发明涉及一种操作存储器系统的方法。 该方法包括:初始化存储器控制器的步骤; 存储器控制器从包括非易失性存储器和易失性存储器的混合存储器件的故障信息区域读取非易失性存储器和易失性存储器的故障信息的步骤; 存储器控制器将目标数据的逻辑地址映射到安全区域的物理地址上以将数据存储在与混合存储器件的故障信息区域分离的安全区域中的步骤和基于故障信息的故障区域 ; 以及存储器控制器根据映射操作将数据存储在安全区域中的步骤。 根据存储器系统操作方法,存储器控制器可以将故障信息传递到系统级,并且操作系统可以使用故障信息将应用程序加载到混合存储器件的安全区域中。

    메모리 시스템의 동작 방법
    4.
    发明公开
    메모리 시스템의 동작 방법 审中-实审
    操作记忆系统的方法

    公开(公告)号:KR1020150051641A

    公开(公告)日:2015-05-13

    申请号:KR1020130133374

    申请日:2013-11-05

    Abstract: 메모리시스템의동작방법에서는메모리컨트롤러를초기화시킨다. 메모리컨트롤러가메모리장치에포함되는페일(fail) 정보영역으로부터페일정보를독출한다. 메모리컨트롤러가페일정보에기초하여메모리장치중 페일정보영역및 페일영역을제외한안전영역에프로그램이저장되도록어드레스매핑한다. 메모리컨트롤러가어드레스매핑에따라프로그램을메모리장치의안전영역에로딩한다. 메모리시스템의동작방법을사용하면, 페일정보를시스템레벨로전달할수 있고, 운영체제는페일정보를이용하여응용프로그램을메모리장치내의안전영역에로딩할수 있다.

    Abstract translation: 本发明涉及一种操作存储系统的方法,包括以下步骤。 一个内存控制器被初始化。 存储器控制器从包含在存储器件中的故障信息区域读取故障信息。 存储器控制器基于故障信息映射地址,以使程序存储在包括在存储器件中的故障信息区域和故障区域之外的安全区域中。 存储器控制器根据地址映射将程序加载到存储器件的安全区域中。 根据本发明的用于操作存储器系统的方法的使用允许将故障信息传送到系统级和操作系统,以通过使用故障信息将应用程序加载到存储器设备的安全区域。

    어드레스 리매핑을 위한 적층형 메모리 장치, 이를 포함하는 메모리 시스템 및 어드레스 리매핑 방법
    5.
    发明公开
    어드레스 리매핑을 위한 적층형 메모리 장치, 이를 포함하는 메모리 시스템 및 어드레스 리매핑 방법 审中-实审
    用于地址重新组合的堆叠存储器件,包括其的存储器系统和地址重写方法

    公开(公告)号:KR1020160068305A

    公开(公告)日:2016-06-15

    申请号:KR1020140173816

    申请日:2014-12-05

    Abstract: 적층형메모리장치는, 어드레스리매핑회로및 복수의반도체다이(semiconductor die)를포함한다. 상기어드레스리매핑회로는복수의칩 선택신호들및 복수의칩 식별신호들을수신하기위한복수의입력단자들을포함하고, 상기입력단자들의일부에해당하는유효입력단자들을통하여상기칩 선택신호들및 상기칩 식별신호들의일부에해당하는입력신호들을수신하고, 상기입력신호들및 리매핑제어신호에기초하여복수의내부칩 선택신호들을발생한다. 상기복수의반도체다이들은상기내부칩 선택신호들을각각수신하는메모리장치들의각각을포함하고상하로적층된다. 주소관리방법에따라서최적화된어드레스리매핑기능을수행함으로써장치및 시스템의성능을향상시킬수 있다.

    Abstract translation: 根据本发明的堆叠式存储装置包括地址重映射电路和多个半导体管芯。 地址重映射电路包括用于接收多个芯片选择信号和多个芯片识别信号的多个输入元件。 通过对应于一部分输入元件的有效输入元件,接收对应于芯片选择信号的一部分的输入信号和芯片识别信号,并且基于输入信号和重映射控制信号产生多个内部芯片选择信号。 每个半导体管芯包括接收内部芯片选择信号并垂直堆叠的存储器件。 通过执行根据地址管理方法优化的地址重映射功能,可以提高装置和系统的性能。

    어드레스 리매핑이 가능한 메모리 시스템
    6.
    发明公开
    어드레스 리매핑이 가능한 메모리 시스템 审中-实审
    可重新映射地址的记忆系统

    公开(公告)号:KR1020150081577A

    公开(公告)日:2015-07-15

    申请号:KR1020140001222

    申请日:2014-01-06

    CPC classification number: G11C29/76 G11C8/06 G11C2029/4402

    Abstract: 메모리시스템은메모리컨트롤러, 적어도하나의메모리셀 어레이, 적어도하나의불량메모리셀 위치정보저장장치, 적어도하나의어드레스매핑테이블, 적어도하나의어드레스변환부및 적어도하나의매핑정보계산부를포함한다. 메모리컨트롤러는논리어드레스신호및 어드레스리매핑명령을생성한다. 적어도하나의메모리셀 어레이는복수의논리블록들을포함한다. 적어도하나의어드레스매핑테이블은적어도하나의어드레스매핑정보를저장한다. 적어도하나의어드레스변환부는적어도하나의어드레스매핑정보에기초하여논리어드레스신호를적어도하나의메모리셀 어레이의물리어드레스신호로변환한다. 적어도하나의매핑정보계산부는어드레스리매핑명령을수신하는경우, 불량메모리셀들의위치정보에기초하여불량메모리셀들을포함하는논리블록들의수를감소시키는적어도하나의어드레스매핑정보를생성한다.

    Abstract translation: 存储器系统包括:存储器控制器; 至少一个存储单元阵列; 至少一个差的存储单元位置信息存储单元; 至少一个地址映射表; 至少一个地址转换单元; 和至少一个映射信息计算单元。 存储器控制器产生逻辑地址信号和地址映射命令。 至少一个存储单元模块包括多个逻辑块。 至少一个地址映射表存储至少一个地址映射信息。 至少一个地址转换单元至少基于地址映射信息将逻辑地址信号转换为至少一个存储单元阵列的物理地址信号。 至少一个映射信息计算单元在接收到地址重映射顺序时,产生至少一个地址映射信息,该地址映射信息基于差存储器单元位置信息减少包括差存储器的逻辑块的数量。

    반도체 메모리 장치 및 이를 포함한 시스템 장치
    7.
    发明公开
    반도체 메모리 장치 및 이를 포함한 시스템 장치 无效
    半导体存储器件和具有该器件的系统器件

    公开(公告)号:KR1020110120758A

    公开(公告)日:2011-11-04

    申请号:KR1020100040320

    申请日:2010-04-29

    Inventor: 정주연 이성진

    Abstract: PURPOSE: A semiconductor memory apparatus and system apparatus including the same are provided to selectively change the input and output bandwidth of data according to the length of a burst by minimizing the size of a chip. CONSTITUTION: A memory cell array(10) includes memory cells in which are accessed at the same time. A data arrangement circuit(50) includes a first and a second output channel and outputs data bits in which are inputted from the memory cells in parallel through the output channels. The data arrangement circuit selectively activates the output channels through the length of the burst. When the length of the burst is not matched with the data bits at the same time, the data arrangement circuit activates a first output channel.

    Abstract translation: 目的:提供一种半导体存储装置和包括该半导体存储装置的系统装置,以通过使芯片的尺寸最小化来根据突发的长度选择性地改变数据的输入和输出带宽。 构成:存储单元阵列(10)包括在其中同时访问的存储单元。 数据排列电路(50)包括第一和第二输出通道,并通过输出通道并行地输出从存储器单元输入的数据位。 数据排列电路通过脉冲串的长度选择性地激活输出通道。 当脉冲串的长度与数据位同时不匹配时,数据排列电路激活第一输出通道。

    포스트 패키지 리페어 동작을 수행하는 메모리 장치
    8.
    发明公开
    포스트 패키지 리페어 동작을 수행하는 메모리 장치 审中-实审
    执行封装后修复操作的内存设备

    公开(公告)号:KR1020170076476A

    公开(公告)日:2017-07-04

    申请号:KR1020150186777

    申请日:2015-12-24

    Abstract: 포스트패키지리페어(PPR) 동작을수행하는메모리장치가개시된다. 메모리장치는메모리콘트롤러로부터포스트패키지리페어(PPR) 커맨드와불량로우어드레스를수신하고, PPR 커맨드에따라불량로우어드레스를비휘발성메모리또는휘발성메모리에저장하고, 불량로우어드레스에의해선택되는불량워드라인을대체하는리던던시워드라인에연결되는리던던시메모리셀들에데이터를기입하는 PPR 동작을수행한다. 리던던시메모리셀들에는불량워드라인에연결된메모리셀들의데이터가기입되거나데이터 `0` 또는데이터 `1`이기입된다.

    Abstract translation: 公开了一种用于执行封装后修复(PPR)操作的存储设备。 所述存储器装置是接收根据所述PPR命令到所述非易失性存储器或易失性存储器,并且通过有缺陷的行地址选择的封装后修复(PPR)命令和从存储器控制器有缺陷的行地址,并存储有缺陷的行地址的有缺陷的字线 并且执行PPR操作以将数据写入连接到要被替换的冗余字线的冗余存储单元。 在冗余存储单元中,连接到缺陷字线的存储单元的数据被写入或输入数据'0'或数据'1'。

Patent Agency Ranking