-
公开(公告)号：KR102204391B1
公开(公告)日：2021-01-18
申请号：KR1020140106960
申请日：2014-08-18
Applicant: 삼성전자주식회사
IPC: G11C29/42 , G11C11/401
Abstract: 본발명은외부패리티비트들과내부패리티비트들을저장하도록공유되는 ECC 셀어레이를갖는메모리장치에대하여개시된다. 메모리장치는 ECC 엔진과 ECC 선택부를포함한다. ECC 엔진은데이터를수신하고, 데이터에대하여 ECC 동작을수행하여내부패리티비트들을생성한다. ECC 선택부는외부패리티비트들과내부패리티비트들을수신하고, 외부패리티비트들과내부패리티비트들중 하나를선택하여출력한다. 선택된외부패리티비트들또는내부패리티비트들은공유가능한 ECC 셀어레이에저장된다. 이에따라, 메모리장치의칩 사이즈오버헤드를줄일수 있다.
-
公开(公告)号：KR1020150085301A
公开(公告)日：2015-07-23
申请号：KR1020140005020
申请日：2014-01-15
Applicant: 삼성전자주식회사
CPC classification number: G06F11/0793 , G06F9/445 , G06F11/073 , G06F11/1004 , G06F11/1417
Abstract: 메모리시스템의동작방법에서는메모리장치에포함되는비휘발성메모리및 휘발성메모리중 상기비휘발성메모리에저장된부트코드및 불량정보에기초하여하드웨어를초기화시킨다. 호스트가불량정보에기초하여메모리컨트롤러에포함되는내부메모리및 메모리장치의안전영역에서데이터를처리한다. 호스트및 메모리컨트롤러가불량정보(FI)에기초하여메모리장치내의불량영역에상응하는물리적어드레스(PA)에액세스하는것을차단하여메모리시스템의오동작을방지할수 있고, 불량정보(FI)를호스트및 메모리컨트롤러가포함되는시스템레벨로전달할수 있다.
Abstract translation: 本发明涉及一种操作存储器系统的方法，该存储器系统基于包括在存储器件中的非易失性存储器和易失性存储器，基于存储在非易失性存储器中的引导代码和故障信息来初始化硬件。 主机根据故障信息处理内部存储器中的安全区域中的数据和包含在存储器控制器中的存储器件。 主机和存储器控制器通过基于故障信息（FI）阻止对对应于存储器设备中的故障区域的物理地址（PA）的访问来防止存储器系统的故障，并将故障信息（FI）发送到 系统级，包括主机和内存控制器。
-
公开(公告)号：KR1020150055946A
公开(公告)日：2015-05-22
申请号：KR1020130138555
申请日：2013-11-14
Applicant: 삼성전자주식회사
CPC classification number: G11C29/04 , G11C29/78 , G11C29/785 , G11C29/88
Abstract: 메모리장치는부트메모리영역, 일반메모리영역및 여분메모리영역을포함한다. 메모리장치의복구방법은부트메모리영역의제1 불량메모리셀들을포함하는제1 불량메모리유닛들을배제하거나여분메모리영역의부트복구메모리유닛들로대체하여부트메모리영역을복구하는단계; 및부트메모리영역을복구한후, 일반메모리영역의제2 불량메모리셀들을포함하는제2 불량메모리유닛들을배제하거나여분메모리영역의복수의복구메모리유닛들중 부트복구메모리유닛들을제외한복구메모리유닛들로대체하여일반메모리영역을복구하는단계를포함한다.
Abstract translation: 存储装置包括：引导存储器区域; 一般记忆区; 和一个备用存储区。 在存储装置中使用的恢复方法包括以下步骤：排除包括引导存储器区域中的第一缺陷存储器单元的第一缺陷存储器单元，或者用备用存储器区域中的恢复存储器单元替换第一缺陷存储器单元，以恢复引导存储器区域 ; 并且在恢复所述引导存储器区域以恢复所述一般存储器之后，将除了所述引导恢复存储器单元之外的所述备用存储器区域中的所述恢复存储器单元替换为所述第二缺陷存储器单元， 区。
-
4.发明公开
公开(公告)号：KR1020140016004A
公开(公告)日：2014-02-07
申请号：KR1020120082889
申请日：2012-07-30
Applicant: 삼성전자주식회사
IPC: G11C11/401 , G11C11/408
CPC classification number: G11C11/40615 , G11C11/40611 , G11C11/40618 , G11C11/40626 , G11C11/4063 , G11C29/50016
Abstract: A refresh address generator comprises a refresh sequence buffer and a refresh address sequencer. The refresh sequence buffer stores a plurality of memory cell groups which is grouped based on data retention characteristics of a plurality of memory cell rows, by rearranging according to the data retention characteristics of each memory cell group. The refresh address sequencer generates refresh row addresses of the rearranged memory cell groups in order, by referring to the refresh sequence buffer in response to a refresh signal.
Abstract translation: 刷新地址生成器包括刷新序列缓冲器和刷新地址定序器。 刷新序列缓冲器通过根据每个存储单元组的数据保持特性进行重新排列，存储多个存储单元组，该多个存储单元组基于多个存储单元行的数据保留特性分组。 刷新地址定序器通过响应于刷新信号参考刷新序列缓冲器，依次重新排列的存储单元组的刷新行地址。
-
公开(公告)号：KR100675014B1
公开(公告)日：2007-01-29
申请号：KR1020060018420
申请日：2006-02-24
Applicant: 삼성전자주식회사
Inventor： 정부일
IPC: G05F3/16
Abstract: A power supply device for a temperature sensor is provided to increase a low source voltage margin by boosting an input voltage to be higher than a source voltage by using a pumping power supply unit. A power supply device for a temperature sensor includes a non-pumping power supply unit(10), a pumping power supply unit(30), and a controller. The non-pumping power supply unit includes an MOS(Metal Oxide Semiconductor) switch, whose output terminal is connected to the temperature sensor. The non-pumping power supply unit boosts up a source voltage from the operation starting time of the temperature sensor until an output voltage level of the non-pumping power supply unit reaches a first target voltage level, and outputs the boosted voltage to the temperature sensor. The pumping power supply unit boosts up the source voltage by using a charge pumping process and outputs the boosted voltage. The controller supplies an output from the pumping power supply unit to the temperature sensor, after the output voltage level of the non-pumping power supply unit reaches the first target voltage level.
Abstract translation: 提供一种用于温度传感器的电源装置，以通过使用泵电源单元将输入电压升高到高于源电压来增加低源电压裕度。 一种用于温度传感器的电源装置包括非泵浦电源单元（10），泵浦电源单元（30）和控制器。 非抽运电源单元包括MOS（金属氧化物半导体）开关，其输出端子连接到温度传感器。 非泵浦电源单元从温度传感器的操作开始时间升高电源电压，直到非泵浦电源单元的输出电压电平达到第一目标电压电平，并将升高的电压输出到温度传感器 。 泵浦电源单元通过使用电荷泵浦过程来升高源极电压并且输出升高的电压。 在非泵浦电源单元的输出电压电平达到第一目标电压电平之后，控制器将来自泵浦电源单元的输出提供给温度传感器。
-
Patent Agency Ranking
公开(公告)号：KR101974108B1
公开(公告)日：2019-08-23
申请号：KR1020120082889
申请日：2012-07-30
Applicant: 삼성전자주식회사
IPC: G11C11/401 , G11C11/408
-
公开(公告)号：KR1020060090506A
公开(公告)日：2006-08-11
申请号：KR1020050011442
申请日：2005-02-07
Applicant: 삼성전자주식회사
IPC: G11C29/00 , G01R31/3183
CPC classification number: G11C29/36 , G11C29/10 , G11C2029/3602
Abstract: 다양한 테스트 데이터 패턴을 이용하여 테스트 할 수 있는 반도체 메모리 장치가 개시된다. 본 발명의 실시예에 따른 반도체 메모리 장치는 스위치부, 복수개의 저장부들 및 선택부를 구비한다. 스위치부는 모드 제어 신호에 응답하여 입력되는 m 비트의 데이터를 메모리 셀들로 전송하거나 또는 m 비트의 테스트 데이터를 상기 메모리 셀들로 전송한다. 복수개의 저장부들은 n 비트의 입력 제어 신호에 응답하여 m 비트의 상기 테스트 데이터를 각각 저장한다. 선택부는 상기 입력 제어 신호에 응답하여 상기 복수개의 저장부들 중 하나의 저장부에 저장된 상기 테스트 데이터를 상기 스위치부로 인가한다. 상기 복수개의 저장부들은 개 또는 그 이하의 개수이며, = m 이다. 본 발명에 따른 반도체 메모리 장치는 다양한 테스트 데이터 패턴을 이용하여 메모리 셀들을 테스트 할 수 있는 장점이 있으며, 또한 다양한 테스트 데이터를 이용한 테스트 결과를 동시에 파악할 수 있는 장점이 있다.
-
公开(公告)号：KR100429868B1
公开(公告)日：2004-06-16
申请号：KR1019970038222
申请日：1997-08-11
Applicant: 삼성전자주식회사
Inventor： 정부일
IPC: G11C7/06
Abstract: PURPOSE: An array supply voltage generation circuit of a semiconductor memory device and a method for driving a sense amplifier are provided to enhance the data sensing speed and the data reading speed by generating the first supply voltage for sensing and amplifying data and the second supply voltage for storing the data into a memory cell. CONSTITUTION: An array supply voltage generation circuit of a semiconductor memory device includes a first circuit and a second circuit. The first circuit(1) includes a differential amplifier for receiving the first supply voltage, and a PMOS transistor. The PMOS transistor includes a gate connected to an output terminal of the differential amplifier, a source for receiving the second supply voltage, and a drain connected to a capacitor. An array supply voltage is formed as the first supply voltage level by feeding back the array supply voltage of the drain of the PMOS transistor to the differential amplifier. The second circuit(2) is connected to the first circuit in order to form the array supply voltage as the second supply voltage level. A process for sensing data of a bit line and a bit line bar is performed by outputting the second supply voltage level according to an inputting state of a data rear command signal. The data are stored into a memory cell by changing the array supply voltage to the first supply voltage level.
-
公开(公告)号：KR1019990011623A
公开(公告)日：1999-02-18
申请号：KR1019970034783
申请日：1997-07-24
Applicant: 삼성전자주식회사
Inventor： 정부일
IPC: G11C11/00
Abstract: 본 발명은 내부 전압 발생 회로 및 이를 구비한 반도체 메모리 장치를 개시한다. 내부 전압 발생 회로는 단위 메모리 코아들에 내부 전압을 공급하기 위해 상기 단위 메모리 코아들 각각에 공통적으로 요구되는 커패시터와 회로들로 형성된 제 1 내부 전압 발생부, 및 상기 단위 메모리 코아들의 메모리 크기에따라 서로 다른 커패시터와 회로들로 형성된 제 2 내부 전압 발생부들을 구비함으로써 단위 메모리 코아의 크기가 달라질 때마다 반복적으로 수행해야하는 레이아웃 및 시뮬레이션 작업을 줄일 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.024 seconds)
