-
公开(公告)号：KR1020120085133A
公开(公告)日：2012-07-31
申请号：KR1020110033481
申请日：2011-04-11
Applicant: 삼성전자주식회사
IPC: H01L21/67 , H01L21/687 , H01L21/304
CPC classification number: H01L21/02041 , H01L21/67051 , H01L21/67303 , H01L21/67346 , H01L21/67757 , H01L21/68728 , H01L21/6875 , Y10T279/24 , H01L21/687 , H01L21/304 , H01L21/67 , H01L21/68771
Abstract: PURPOSE: A clean processing of parallel multiple substrate axial spins using a spin cassette inside a movable process chamber is provided to simultaneously clean a plurality of substrates by using a single cassette and a processing chamber. CONSTITUTION: A process cassette(110) parallely processes a plurality of substrates with a shaft spin rotation cleaning process. A processing chamber(120) vertically moves. A drive motor(130) is combined with one of spools of the process cassette. A nozzle distribution assembly(140) provides a cleansing material to a substrate during a cleaning process. The nozzle distribution assembly is composed of a nozzle scan mode, a chemical line, and a plurality of nozzles.
Abstract translation: 目的：使用在可移动处理室内使用旋转盒的平行多个基板轴向自旋的干净处理被提供以通过使用单个盒和处理室来同时清洁多个基板。 构成：处理盒（110）通过轴旋转旋转清洁处理并行处理多个基板。 处理室（120）垂直移动。 驱动马达（130）与处理盒的一个卷轴组合。 在清洁过程中，喷嘴分配组件（140）将清洁材料提供给基底。 喷嘴分配组件由喷嘴扫描模式，化学线和多个喷嘴组成。
-
公开(公告)号：KR100493029B1
公开(公告)日：2005-06-07
申请号：KR1020020065681
申请日：2002-10-26
Applicant: 삼성전자주식회사
IPC: H01L21/027
CPC classification number: G03F7/40 , H01L21/0275 , H01L21/0276
Abstract: 레지스트 패턴의 플로우 양을 제어함으로써 미세한 패턴을 형성할 수 있는 반도체 소자의 미세 패턴 형성방법에 대하여 개시한다. 본 발명의 일 실시예에 의하여 먼저 식각하고자 하는 물질막 상에 소정의 패턴 간격을 가지는 레지스트 패턴을 형성한다. 계속해서 이 레지스트 패턴 상에 플로우 제어 장벽층을 형성하는데, 플로우 제어 장벽층은 레지스트 플로우 공정에서 모든 위치에서 플로우가 균일하게 이루어지게 하는 역할을 한다. 그리고 이것을 이용하면 플로우된 패턴의 프로파일도 버티칼하게 할 수 있다. 플로우 제어 장벽층은 수용성 고분자 및 가교제를 포함한 재료를 레지스트 패턴 상에 도포한 다음, 이를 믹싱 및 베이킹(mixing and baking) 한 후에 탈이온수로 처리함으로써 형성할 수도 있다. 그리고 계속해서 레지스트 플로우 공정을 진행하여 극미세 패턴을 형성한 다음, 하부의 물질막을 식각한다. 본 발명에 의하면 KrF 레지스트를 사용해서도 임계 치수가 100nm 이하인 콘택 홀 또는 라인 및 스페이서 형태의 미세 패턴을 형성할 수 있다.
-
3.发明公开
公开(公告)号：KR1020050018282A
公开(公告)日：2005-02-23
申请号：KR1020030056712
申请日：2003-08-16
Applicant: 삼성전자주식회사
IPC: H01L27/04
CPC classification number: H01L27/10885 , H01L27/0207 , H01L27/10814 , H01L27/10855 , H01L27/10888 , H01L27/10891
Abstract: PURPOSE: A semiconductor memory device having a mask friendliness, photolithography friendliness and an improved electrical characteristic is provided to improve the performance of a memory cell transistor and a margin of a design rule by increasing an overlapped region of a wordline and an active region by 40 percent. CONSTITUTION: A plurality of the first rows are composed of a plurality of active regions that are disposed by a predetermined pitch. Only a part of a plurality of the second rows is shifted in the row direction to overlap the active regions of the first rows, and the plurality of the second rows are composed of a plurality of the active regions that are disposed by the predetermined pitch. The first rows and the second rows are alternatively arranged. The intervals between each active region and six active regions adjacent to each active region are the same.
Abstract translation: 目的：通过将字线和有源区域的重叠区域增加40个，提供了具有掩模友好性，光刻友善性和改善的电特性的半导体存储器件，以改善存储单元晶体管的性能和设计规则的余量 百分。 构成：多个第一行由以预定间距设置的多个有效区域组成。 多个第二行的只有一部分在行方向上偏移以与第一行的有效区域重叠，并且多个第二行由以预定间距设置的多个有源区域组成。 交替布置第一行和第二行。 每个有源区域和与每个有源区域相邻的六个有源区域之间的间隔是相同的。
-
公开(公告)号：KR1020050014440A
公开(公告)日：2005-02-07
申请号：KR1020030053077
申请日：2003-07-31
Applicant: 삼성전자주식회사
IPC: H01L21/28
CPC classification number: H01L21/76897 , H01L21/31144 , H01L21/32134 , H01L21/32137 , H01L21/76802 , H01L23/485 , H01L2924/0002 , H01L2924/00
Abstract: PURPOSE: A method for fabricating a semiconductor device using a polysilicon etch mask is provided to form an etch profile of a desired type without generating the same striation as photoresist by using a polysilicon layer pattern as an etch mask. CONSTITUTION: An interlayer dielectric is formed on a semiconductor substrate. A polysilicon layer pattern is formed on the interlayer dielectric. The interlayer dielectric is etched to form a contact hole by using the polysilicon layer pattern as an etch mask. The polysilicon layer pattern is eliminated by an etch process in which etch selectivity is high with respect to the interlayer dielectric and the etch uniformity with respect to the front surface of a wafer is smaller than 3 percent. The contact hole is filled with a conductive material to form a contact(350).
Abstract translation: 目的：提供使用多晶硅蚀刻掩模制造半导体器件的方法，以通过使用多晶硅层图案作为蚀刻掩模而形成所需类型的蚀刻轮廓，而不产生与光致抗蚀剂相同的条纹。 构成：在半导体衬底上形成层间电介质。 在层间电介质上形成多晶硅层图案。 通过使用多晶硅层图案作为蚀刻掩模来蚀刻层间电介质以形成接触孔。 通过蚀刻工艺消除多晶硅层图案，其中相对于层间电介质的蚀刻选择性高，并且相对于晶片的前表面的蚀刻均匀性小于3％。 接触孔填充有导电材料以形成触点（350）。
-
公开(公告)号：KR1020040032034A
公开(公告)日：2004-04-14
申请号：KR1020020077736
申请日：2002-12-09
Applicant: 삼성전자주식회사
CPC classification number: G03F7/40 , Y10S430/143
Abstract: PURPOSE: A method for forming a micro-electronic pattern is provided to solve the problems of line edge roughness and E-beam shrinkage by using a mixed coating layer of a water-soluble resin and a resist material. CONSTITUTION: The method comprises the steps of: forming a resist pattern comprising a resist material on a micro-electronic substrate(401); forming a coating layer(425) comprising a water-soluble resin on the resist pattern, so that the water-soluble resin and the resist material are mixed each other, thereby providing a mixed layer(430) comprising the resist material and the water-soluble resin, between the resist pattern and a non-mixed coating layer; curing the mixed layer; and removing the non-mixed coating layer from the mixed layer(430) cured in the preceding step.
Abstract translation: 目的：提供一种形成微电子图案的方法，以通过使用水溶性树脂和抗蚀剂材料的混合涂层来解决线边缘粗糙度和电子束收缩的问题。 构成：该方法包括以下步骤：在微电子衬底（401）上形成包含抗蚀剂材料的抗蚀剂图案。 在抗蚀剂图案上形成包含水溶性树脂的涂层（425），使得水溶性树脂和抗蚀剂材料彼此混合，从而提供包含抗蚀剂材料和水溶性树脂的混合层（430） 抗蚀剂图案和非混合涂层之间的可溶性树脂; 固化混合层; 以及从前述步骤中固化的混合层（430）中除去非混合涂层。
-
Patent Agency Ranking
公开(公告)号：KR100269282B1
公开(公告)日：2000-12-01
申请号：KR1019930003300
申请日：1993-03-05
Applicant: 삼성전자주식회사
Inventor： 한우성
IPC: H01L21/30
Abstract: PURPOSE: An apparatus for supplying a solution for manufacturing a semiconductor is provided to decrease wafer defects by reducing particles on a resist layer, and to uniformly apply the resist layer by spraying a resist solution at a uniform pressure. CONSTITUTION: A nozzle(10) sprays a solution for manufacturing a semiconductor. A storing unit stores the solution for manufacturing the semiconductor, having a head regarding the nozzle. An air inducing pipe supplies air to the storing unit so that air affects the surface of the solution stored in the storing unit. A valve(9) is induced between the nozzle and the storing unit, and switches supply of the solution to the nozzle so that a predetermined quantity of the solution is sprayed from the nozzle.
Abstract translation: 目的：提供一种用于提供用于制造半导体的解决方案的装置，通过减少抗蚀剂层上的颗粒来减少晶片缺陷，并通过在均匀的压力下喷涂抗蚀剂溶液来均匀地施加抗蚀剂层。 构成：喷嘴（10）喷射制造半导体的解决方案。 存储单元存储用于制造半导体的解决方案，具有关于喷嘴的头部。 空气引导管将空气供给到存储单元，使得空气影响存储在存储单元中的溶液的表面。 在喷嘴和存储单元之间引入阀（9），并且将溶液的供给切换到喷嘴，使得从喷嘴喷射预定量的溶液。
-
公开(公告)号：KR100165360B1
公开(公告)日：1999-03-20
申请号：KR1019950051047
申请日：1995-12-16
Applicant: 삼성전자주식회사
IPC: G03F1/70 , G03F1/26 , H01L21/027
Abstract: 신규한 반도체 리소그라피 방법, 이에 사용되는 포토마스크 및 그 제조방법이 개시되어 있다. 미세패턴의 선폭이 작은 부위에, 주변의 투광영역에서의 빛을 상쇄하기 위한 위상반전 패턴을 형성한다. 인접한 패턴과의 브리지나 라인의 끊어짐을 방지할 수 있다.
-
公开(公告)号：KR100144903B1
公开(公告)日：1998-08-17
申请号：KR1019950009454
申请日：1995-04-21
Applicant: 삼성전자주식회사
IPC: H01L21/027
CPC classification number: G03F7/70191 , G03F1/50
Abstract: 포토레지스트 패턴의 선폭 조절을 위한 사진 묘화 공정 및 마스크에 관하여 개시한다. 본 발명은 조도의 세기를 바꾸면 포트레지스트 패턴의 선폭이 변하는 특성을 이용하여, 포토레지스트 패턴의 선폭이 달라지는 각각의 위치에 따라 조도의 세기를 조절하여 포토레지스트를 노광함으로써 반도체 기판 상의 위치에 따른 요철의 변화나 포토레지스트를 노광하는데 사용하는 렌즈의 불균일성 등에 의해서 포토레지스트 패턴의 선폭이 원하는 크기와 다르게 되는 문제점을 해결할 수 있으며, 특히 패턴 형성에 사용하는 마스크에서 조도의 세기를 조절하고자 하는 부분의 투광 영역에 투과율 조절막 패턴을 첨가하여 사용함으로써 용이하게 노광하는 조도의 세기를 조절할 수 있다.
Abstract translation: 在光刻中使用的掩模包括透明基板，用于限定透明基板上的透射区域的遮光图案（31）和在透射区域的一部分上添加的用于降低透明度的透射率的透射调节膜图案（32） 第一透光部分，用于相对于第二透射部分的透射率将光传输到衬底的第一区域，用于将光传输到衬底的第二区域，所述掩模适用于当第二光致抗蚀剂的厚度 区域比半导体衬底上的第一区域厚。 通过调整光强度可以形成用于高度集成的半导体器件的图案。
-
公开(公告)号：KR1019970048966A
公开(公告)日：1997-07-29
申请号：KR1019950066984
申请日：1995-12-29
Applicant: 삼성전자주식회사
Abstract: 본 발명에 의한 위상 반전 마스크 형성 방법은 크로스(Cross) 형태의 콘택(Contact) 주변에 위상 반정 영역인 림(Rim)이 형성되는 패턴을 형성함으로써 기존의 사각형 패턴에 비해 해상도(Resolution) 및 초점심도(DOF)가 훨신 향상되어 작은 크기의 콘택을 쉽게 형성할 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
133
records
(took 0.023 seconds)
