公开(公告)号：KR101651404B1

公开(公告)日：2016-08-29

申请号：KR1020090130973

申请日：2009-12-24

Applicant: 삼성전자주식회사

Inventor： 강대혁 ,  심우관 ,  이효산 ,  윤보언 ,  이근택

IPC: H01L27/108 ,  H01L21/8242

Abstract: 반도체장치의제조에이용될수 있는커패시터의제조방법에있어서, 콘택영역을포함하는기판상에제1 실리콘산화물을사용하여제1 몰드막을형성한다. 제1 몰드막상에제1 실리콘산화물과상이한제2 실리콘산화물을사용하여예비제1 지지막패턴을형성한다. 예비제1 지지막패턴및 제1 몰드막상에제2 실리콘산화물과상이한제3 실리콘산화물을사용하여제2 몰드막을형성한다. 제1 몰드막, 예비제1 지지막패턴및 제2 몰드막을식각하여개구및 제1 지지막패턴을형성하고, 개구상에하부전극을형성한다. 식각공정을수행하여제1 및제2 몰드막패턴을선택적으로제거하여구조적으로안정하면서높은종횡비를가지는커패시터를제조할수 있다.

公开(公告)号：KR100674971B1

公开(公告)日：2007-01-26

申请号：KR1020050034914

申请日：2005-04-27

Applicant: 삼성전자주식회사

Inventor： 한정남 ,  김동찬 ,  강창진 ,  지경구 ,  심우관 ,  이효산 ,  홍창기 ,  최상준

IPC: H01L27/115

CPC classification number: H01L27/11526 ,  H01L27/105 ,  H01L27/11543

Abstract: U자형 부유 게이트를 가지는 플래시 메모리 제조방법을 제공한다. 본 발명에서는, 상면과 양 측면 일부가 기판 표면으로부터 돌출된 소자분리막들을 형성한 다음, 소자분리막들 사이의 기판 상에 터널 산화막을 형성한다. 터널 산화막 상에 소자분리막들 사이를 채우지 않는 두께로 도전막을 형성한 다음, 도전막 상에 연마 희생막을 형성한다. 소자분리막 상의 연마 희생막 및 도전막을 제거하여 소자분리막들 사이에 자기 정렬된 U자형 부유 게이트를 형성함과 동시에 부유 게이트 상에 연마 희생막 패턴을 남긴다. 연마 희생막 패턴을 마스크로 이용하여 소자분리막들을 리세스시켜 부유 게이트의 양 측벽을 노출시킨다. 부유 게이트에 대해 연마 희생막 패턴을 선택적으로 제거하여 부유 게이트의 상면을 노출시킨다.

公开(公告)号：KR1020060093613A

公开(公告)日：2006-08-25

申请号：KR1020050014714

申请日：2005-02-22

Applicant: 삼성전자주식회사

Inventor： 김상용 ,  차지훈 ,  심우관 ,  홍창기 ,  최상준

IPC: H01L21/335

CPC classification number: H01L21/32134 ,  C09K13/02 ,  H01L21/28088 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/6659 ,  H01L29/7833

Abstract: 금속 질화막 패턴을 갖는 트랜지스터의 형성방법들을 제공한다. 이 방법들은 금속 질화막 패턴을 형성하는 동안 그 패턴 아래의 게이트 절연막에 식각 데미지를 최소화시키는 방안을 제시해준다. 이를 위해서, 반도체 기판 상에 게이트 절연막 및 금속 질화막을 차례로 형성한다. 그리고, 상기 금속 질화막 상에 게이트 전극 및 게이트 캐핑막 패턴을 차례로 형성한다. 상기 게이트 캐핑막 패턴 및 상기 게이트 전극을 식각 마스크로 사용해서 금속 질화막 상에 식각 공정을 수행한다. 상기 식각 공정은 웨트 에천트(wet etchant)를 사용해서 수행한다.
트랜지스터, 금속 질화막, 웨트 에천트.

公开(公告)号：KR100604853B1

公开(公告)日：2006-07-26

申请号：KR1020040034566

申请日：2004-05-15

Applicant: 삼성전자주식회사

Inventor： 문창섭 ,  고형호 ,  심우관 ,  홍창기 ,  최상준

IPC: C09K13/08

CPC classification number: H01L21/31111 ,  H01L21/76224 ,  H01L28/40

Abstract: 음이온성 계면활성제를 함유하는 산화막 제거용 식각액 및 그 제조 방법과 식각액을 이용한 반도체 소자의 제조 방법에 관하여 개시한다. 본 발명에 따른 식각액은 HF, 순수, 및 음이온성 계면활성제로 이루어진다. 음이온성 계면활성제는 R
1 -OSO
3
- HA
+ , R
1 -CO
2
- HA
+ , R
1 -PO
4
2- (HA
+ )
2 , (R
1 )
2 -PO
4
- HA
+ , 또는 R
1 -SO
3
- HA
+ (식중, R
1 은 직쇄(straight chain) 또는 측쇄(side chain)를 가지는 C
4 ∼ C
22 의 탄화수소기이고, A는 암모니아 또는 아민)으로 표시되는 바와 같이 카운터 이온으로서 아민염을 가지는 화합물로 이루어진다. 본 발명에 따른 식각액은 질화막 또는 폴리실리콘막에 대하여 산화막의 높은 식각 선택비를 제공함으로써 STI 소자분리 공정 또는 커패시터 형성 공정과 같은 반도체 소자 제조 공정시 질화막 또는 폴리실리콘막이 산화막과 동시에 노출되어 있는 상태에서 산화막 만을 선택적으로 제거하는 데 유리하게 적용된다.
음이온성 계면활성제, HF, 산화막, 식각 선택비

公开(公告)号：KR1020060063129A

公开(公告)日：2006-06-12

申请号：KR1020040102217

申请日：2004-12-07

Applicant: 삼성전자주식회사

Inventor： 한정남 ,  조한구 ,  홍창기 ,  박종호 ,  최상준 ,  심우관

IPC: H01L21/283 ,  H01L21/28

CPC classification number: H01L21/76877 ,  H01L21/32135 ,  H01L21/76834 ,  H01L27/10885

Abstract: 본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 절연체막에 개구되는 콘택 홀(contact hole)을 통하여 상층과 하층의 각 배선층 상호간의 전기적 접속을 위해 폴리실리콘과 텅스텐으로 이루어진 이중 플러그(dual plug)라고 불리는 중간 도전체막을 형성함에 있어서, 콘택 홀내에 하부 플러그를 형성하기 위하여 폴리실리콘을 부분적으로 식각하기 위한 식각 방법을 개시한다. 상기 식각 방법은 화학적 다운스트림 식각 방법을 이용함으로써 콘택 홀의 측벽에 존재하는 질화막 스페이서 및 층간 절연막의 손실이 없이 폴리실리콘을 선택적으로 식각하여 식각 표면이 균일한 폴리실리콘 하부 플러그를 형성하게 함으로써 공정 여유도 및 공정 속도를 증가시키고 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있다.
이중 플러그, 화학적 다운스트림 식각

公开(公告)号：KR1020040008874A

公开(公告)日：2004-01-31

申请号：KR1020020042599

申请日：2002-07-19

Applicant: 삼성전자주식회사

Inventor： 조준규 ,  박영욱 ,  강만석 ,  박종철 ,  심우관 ,  이웅 ,  이금주 ,  류정도

IPC: H01L21/76

Abstract: PURPOSE: An isolation method of a semiconductor device is provided to prevent the damage of a silicon nitride layer by forming an oxide layer using an in-situ steam generation oxidizing process. CONSTITUTION: After forming a mask pattern at the upper portion of a silicon substrate(50a), a trench is formed at the silicon substrate by selectively etching the resultant structure using the mask pattern as an etching mask. The first oxide layer(64) having a uniform thickness, is formed at the bottom and lateral portion of the trench for curing the damage of the silicon substrate due to the trench forming process. A silicon nitride layer(66) is formed at the upper portion of the first oxide layer. The second oxide layer(68) is formed at the surface of the silicon nitride layer by carrying out an oxidation process. Then, an isolation layer(70) is formed at the inner portion of the trench. Preferably, an in-situ steam generation oxidizing process is used as the oxidation process.

Abstract translation: 目的：提供半导体器件的隔离方法，以通过使用原位蒸汽发生氧化工艺形成氧化物层来防止氮化硅层的损坏。 构成：在硅衬底（50a）的上部形成掩模图案之后，通过使用掩模图案作为蚀刻掩模选择性地蚀刻所得到的结构，在硅衬底上形成沟槽。 在沟槽的底部和侧部形成具有均匀厚度的第一氧化物层（64），用于固化由于沟槽形成工艺而导致的硅衬底损坏。 在第一氧化物层的上部形成氮化硅层（66）。 通过进行氧化处理，在氮化硅层的表面形成第二氧化物层（68）。 然后，在沟槽的内部形成隔离层（70）。 优选地，使用原位蒸汽发生氧化工艺作为氧化工艺。

公开(公告)号：KR1020020076474A

公开(公告)日：2002-10-11

申请号：KR1020010016327

申请日：2001-03-28

Applicant: 삼성전자주식회사

Inventor： 이문희 ,  이근택 ,  심우관 ,  정종호

IPC: H01L21/304

CPC classification number: H01L21/67028 ,  B08B7/0057 ,  B08B7/02 ,  B24C1/003 ,  Y10S134/902

Abstract: PURPOSE: A cleaning apparatus for removing a pollutant from a surface and a cleaning method using the same are provided to remove effectively pollutants from the surface of a substrate in a fabrication process of a memory device or an LCD device. CONSTITUTION: A transfer chamber(100) is used for distributing and transferring substrates(400) to the first and the second cleaning chambers(200,300). The substrates(400) are supplied to the transfer chamber(100) by a predetermined loading portion. A robot can be installed in the transfer chamber(100) in order to distribute and transfer the substrates(400). The robot is used for transferring the substrates(400) from transfer chamber(100) to the first and the second cleaning chambers(200,300) or from the first and the second cleaning chambers(200,300) to the transfer chamber(100). The first and the second cleaning chambers(200,300) provide places for removing pollutants from surfaces of the substrates(400). The first cleaning chamber(200) is used for performing a chemical cleaning process. The second cleaning chamber(300) is used for performing a physical cleaning process. A reactant supply portion(510) is installed in the first chamber(200). A light source is used for radiating light to the surface of the substrate. An aerosol nozzle(610) is installed in the second cleaning chamber(300). A heat exchanger(800) is used for supplying cooled particles to the aerosol nozzle(610).

Abstract translation: 目的：提供一种用于从表面去除污染物的清洁装置和使用其的清洁方法，用于在存储装置或LCD装置的制造过程中有效地去除基板表面的污染物。 构成：传送室（100）用于将基板（400）分配和传送到第一和第二清洁室（200,300）。 基板（400）通过预定的加载部分供给到传送室（100）。 机器人可以安装在传送室（100）中，以便分配和传送基板（400）。 机器人用于将基板（400）从传送室（100）传送到第一和第二清洁室（200,300）或从第一和第二清洁室（200,300）传送到传送室（100）。 第一和第二清洗室（200,300）提供从基板（400）的表面去除污染物的位置。 第一清洗室（200）用于进行化学清洗处理。 第二清洁室（300）用于进行物理清洁处理。 反应物供给部（510）安装在第一室（200）中。 光源用于将光照射到衬底的表面。 气溶胶喷嘴（610）安装在第二清洗室（300）中。 热交换器（800）用于将冷却的颗粒供应到气溶胶喷嘴（610）。

公开(公告)号：KR1020090054552A

公开(公告)日：2009-06-01

申请号：KR1020070121269

申请日：2007-11-27

Applicant: 삼성전자주식회사

Inventor： 김유경 ,  이근택 ,  심우관 ,  홍창기

IPC: H01L21/335

CPC classification number: H01L21/31144 ,  H01L21/30617 ,  H01L21/31111 ,  H01L21/76802 ,  H01L21/76831 ,  H01L21/76897 ,  H01L29/6653

Abstract: A method for forming a sidewall spacer and a method for manufacturing a semiconductor device using the same are provided to reduce damage in a lower layer by forming the spacer through a wet etch process. A pattern structure(108) is formed on a substrate(100). An insulating layer(110) for a spacer is formed on a surface of the pattern structure and a substrate surface. A sacrificial layer(112) is formed in the insulating layer for the spacer. The sacrificial layer is formed in a sidewall of the pattern structure by wet-etching the sacrificial layer. The spacer is formed in the side wall of the pattern structure by removing the exposed insulation layer for the spacer and the sacrificial layer pattern while remaining the insulation layer for the spacer covered with the sacrificial layer pattern.

Abstract translation: 提供一种用于形成侧壁间隔物的方法和使用其制造半导体器件的方法，以通过湿式蚀刻工艺形成间隔物来减少下层的损伤。 图案结构（108）形成在基板（100）上。 在图案结构的表面和基板表面上形成用于间隔件的绝缘层（110）。 在间隔物的绝缘层中形成牺牲层（112）。 通过湿蚀刻牺牲层，在图案结构的侧壁中形成牺牲层。 通过除去用于间隔物的暴露的绝缘层和牺牲层图案，同时保留用牺牲层图案覆盖的间隔物的绝缘层，形成间隔物在图案结构的侧壁中。

公开(公告)号：KR1020090010809A

公开(公告)日：2009-01-30

申请号：KR1020070074206

申请日：2007-07-24

Applicant: 삼성전자주식회사

Inventor： 엄대홍 ,  홍창기 ,  심우관 ,  김영옥

IPC: H01L21/304

CPC classification number: B08B3/04 ,  B08B3/10 ,  H01L21/67034 ,  H01L21/67051

Abstract: A method for substrate transaction is provided to improve dry characteristic by suppressing generation of a water mark and controlling the rotation speed of a wafer in drying. A method for substrate transaction is comprised of steps: rinsing a substrate surface with hyper-pure water; supplying a dry gas to the substrate and drying it(s30). The substrate is rotated to the low velocity less than 50rpm in drying process. A water film is formed before the dry gas is supplied to the surface of the substrate, and the dry gas is moved to the edge of the substrate while the substrate having the water film.

Abstract translation: 提供了一种基板交易方法，通过抑制水印的产生和控制晶片在干燥中的转速来提高干燥特性。 底物交易的方法包括以下步骤：用超纯水冲洗底物表面; 向基材供应干燥气体并干燥（s30）。 在干燥过程中将基材旋转到低于50rpm的低速。 在将干燥气体供给到基板的表面之前，形成水膜，在具有水膜的基板的同时，将干燥气体移动到基板的边缘。

公开(公告)号：KR1020070095121A

公开(公告)日：2007-09-28

申请号：KR1020060025409

申请日：2006-03-20

Applicant: 삼성전자주식회사

Inventor： 차지훈 ,  심우관 ,  한동균 ,  홍창기 ,  정승필

IPC: H01L21/8247

CPC classification number: H01L21/76224 ,  Y10S438/954

Abstract: A method for manufacturing a non-volatile semiconductor memory device is provided to minimize generation of seams and voids in a floating gate by preventing formation of an undercut region in a floating gate forming region. A pad oxide layer pattern(111) and a mask pattern(113) are formed on a semiconductor substrate(100), and the substrate is etched by using the mask pattern as an etch mask to form a trench. A first isolation film(121) and a second isolation film(123) are formed to bury the trench. The mask pattern is removed to expose an upper surface of the pad oxide layer pattern and sidewalls of the second isolation film. The pad oxide layer pattern and a sidewall of the second device isolation layer exposed by the opening are removed to form a floating gate forming region.

Abstract translation: 提供一种用于制造非易失性半导体存储器件的方法，以通过防止在浮动栅极形成区域中形成底切区域来最小化浮动栅极中的接缝和空隙的产生。 在半导体衬底（100）上形成焊盘氧化物层图案（111）和掩模图案（113），并且通过使用掩模图案作为蚀刻掩模来蚀刻衬底以形成沟槽。 形成第一隔离膜（121）和第二隔离膜（123）以埋置沟槽。 去除掩模图案以暴露焊盘氧化物层图案的上表面和第二隔离膜的侧壁。 去除衬垫氧化物层图案和由开口暴露的第二器件隔离层的侧壁以形成浮栅形成区域。