公开(公告)号：KR20210033394A

公开(公告)日：2021-03-26

申请号：KR1020190178667A

申请日：2019-12-30

Applicant: 삼성전자주식회사

Inventor： 정원석 ,  박성현 ,  조순용 ,  김재환 ,  이지섭

IPC: G06F3/01 ,  G06F3/00 ,  G06F3/0488 ,  G06K9/00

CPC classification number: G06F3/011 ,  G06F3/005 ,  G06F3/0488 ,  G06K9/00355 ,  G06F2203/04808

Abstract: 본 개시에서는 전자 장치 및 그의 제어 방법이 제공된다. 본 개시의 전자 장치는, 카메라, 디스플레이, 적어도 하나의 인스트럭션이 저장된 메모리 및 카메라, 디스플레이 및 메모리와 연결되어 전자 장치를 제어하는 프로세서를 포함하며, 프로세서는 적어도 하나의 인스트럭션을 실행함으로써, 카메라를 통해 획득된 복수의 제1 이미지 프레임에서 복수의 손가락을 검출하고, 검출된 복수의 손가락의 포즈가 트리거 포즈에 대응되는 것으로 식별되면, 문자 입력 모드로 진입하고, 문자 입력 모드에서 카메라를 통해 획득된 복수의 제2 이미지 프레임에서 복수의 손가락 중 하나의 손가락의 모션을 검출하고, 모션에 의한 손가락의 위치 및 손가락에 설정된 기준점의 위치에 기초하여 손가락에 매핑된 복수의 키 중 모션에 대응되는 키를 식별하고, 식별된 키에 대응되는 정보를 표시하도록 디스플레이를 제어하며, 문자 입력 모드에서 상기 카메라를 통해 획득된 복수의 제3 이미지 프레임에서 복수의 손가락을 검출하고, 검출된 복수의 손가락의 포즈가 기설정된 포즈에 대응되는 것으로 식별되면, 검출된 복수의 손가락의 위치에 기초하여 각 손가락에 대한 기준점을 재설정할 수 있다.
본 개시의 전자 장치는 규칙 기반 모델 또는, 기계학습, 신경망 또는 딥러닝 알고리즘 중 적어도 하나에 따라 학습된 인공지능 모델을 이용할 수 있다.

公开(公告)号：KR101810609B1

公开(公告)日：2017-12-20

申请号：KR1020110012863

申请日：2011-02-14

Applicant: 삼성전자주식회사 ,  서울대학교산학협력단

Inventor： 이상문 ,  윤의준 ,  박진섭 ,  박성현

IPC: H01L21/02 ,  H01L33/00

CPC classification number: H01L21/0254 ,  H01L21/02378 ,  H01L21/02381 ,  H01L21/02392 ,  H01L21/02395 ,  H01L21/02398 ,  H01L21/0242 ,  H01L21/02458 ,  H01L21/02488 ,  H01L21/02494 ,  H01L21/02513 ,  H01L21/02628 ,  H01L21/02642 ,  H01L21/02647

Abstract: 반도체소자가개시된다. 개시된반도체소자는 3차원구조의표면형태를가지며, 비극성질화물반도체로이루어진제1 비평탄비극성질화물반도체층; 상기제1 비평탄비극성질화물반도체층위에형성된것으로, 다수의고체입자로이루어진제1 구조물층; 상기제1 비평탄비극성질화물반도체층및 상기제1 구조물층위에형성된제1 비극성질화물반도체층:을포함한다.

Abstract translation: 公开了一种半导体器件。 所公开的半导体器件具有三维结构的表面结构并且包括由非极性氮化物半导体制成的第一非平面非极性氮化物半导体层; 第一结构层，形成在所述第一不平衡非极性氮化物半导体层上，所述第一结构层包括多个固体颗粒; 以及在第一非极性非极性氮化物半导体层和第一结构层上形成的第一非极性氮化物半导体层。

公开(公告)号：KR102022346B1

公开(公告)日：2019-09-18

申请号：KR1020130018552

申请日：2013-02-21

Applicant: 삼성전자주식회사 ,  서울대학교산학협력단

Inventor： 이건훈 ,  박성현 ,  윤의준 ,  윤석호

IPC: H01L33/20 ,  H01L33/12 ,  H01L33/00

公开(公告)号：KR1020140104717A

公开(公告)日：2014-08-29

申请号：KR1020130018552

申请日：2013-02-21

Applicant: 삼성전자주식회사 ,  서울대학교산학협력단

Inventor： 이건훈 ,  박성현 ,  윤의준 ,  윤석호

IPC: H01L33/20 ,  H01L33/22

CPC classification number: H01L33/20 ,  H01L33/0075 ,  H01L33/12 ,  H01L2933/0091

Abstract: One aspect of the present invention provides a semiconductor light emitting device which includes a base semiconductor layer which has at least one void set group having multiple voids, a first conductivity type semiconductor layer which is formed on the base semiconductor layer, an active layer which is formed on the first conductivity type semiconductor layer, and the second conductivity type semiconductor layer which is formed on the active layer. According to one embodiment of the present invention, a semiconductor light emitting device which has a semiconductor layer of excellent crystallinity and improved light efficiency can be obtained.

Abstract translation: 本发明的一个方面提供了一种半导体发光器件，其包括具有至少一个具有多个空隙的空隙组的基极半导体层，形成在该基底半导体层上的第一导电型半导体层， 形成在第一导电类型半导体层上的第二导电类型半导体层和形成在有源层上的第二导电类型半导体层。 根据本发明的一个实施例，可以获得具有优异的结晶度和改善的光效率的半导体层的半导体发光器件。

公开(公告)号：KR1020120092928A

公开(公告)日：2012-08-22

申请号：KR1020110012863

申请日：2011-02-14

Applicant: 삼성전자주식회사 ,  서울대학교산학협력단

Inventor： 이상문 ,  윤의준 ,  박진섭 ,  박성현

IPC: H01L21/02 ,  H01L33/00

CPC classification number: H01L21/0254 ,  H01L21/02378 ,  H01L21/02381 ,  H01L21/02392 ,  H01L21/02395 ,  H01L21/02398 ,  H01L21/0242 ,  H01L21/02458 ,  H01L21/02488 ,  H01L21/02494 ,  H01L21/02513 ,  H01L21/02628 ,  H01L21/02642 ,  H01L21/02647 ,  H01L33/0075

Abstract: PURPOSE: A semiconductor device and a manufacturing method thereof are provided to form a non-polar nitride device of a structure capable of minimizing penetrating potential density and stacking fault density. CONSTITUTION: A buffer layer(120) is formed on a substrate(110). A first non-planar non-polar nitride semiconductor layer(130) is formed on the buffer layer. A first structure layer(140) is formed at a part of the surface of the first non-planar non-polar nitride semiconductor layer. The first structure layer is comprised of plurality of solid particles(141). A first non-polar nitride semiconductor layer(150) is formed on the first non-planar non-polar nitride semiconductor layer and first structure layer. A second non-polar nitride semiconductor layer is formed on the first non-polar nitride semiconductor layer.

Abstract translation: 目的：提供一种半导体器件及其制造方法，以形成能够最小化穿透电位密度和堆垛层错密度的结构的非极性氮化物器件。 构成：在衬底（110）上形成缓冲层（120）。 第一非平面非极性氮化物半导体层（130）形成在缓冲层上。 第一结构层（140）形成在第一非平面非极性氮化物半导体层的表面的一部分处。 第一结构层由多个固体颗粒（141）组成。 第一非极性氮化物半导体层（150）形成在第一非平面非极性氮化物半导体层和第一结构层上。 在第一非极性氮化物半导体层上形成第二非极性氮化物半导体层。

公开(公告)号：KR1020100029346A

公开(公告)日：2010-03-17

申请号：KR1020080088091

申请日：2008-09-08

Applicant: 서울대학교산학협력단

Inventor： 윤의준 ,  김현우 ,  박성현 ,  김동혁

IPC: H01L21/20

Abstract: PURPOSE: A semiconductor film structure and a method of formation thereof, even though the complex process of the existing board manufacture technology or the ELO method is not used, the problem that 2 step growth method has in the different substrate can be solved altogether with the simple method of the eutectic phase, it economics, the loss can be reduced sharply. CONSTITUTION: A semiconductor film structure and a method of formation thereof comprise a compound semiconductor buffer layer(110), a carbon-contained layers(130), and a compound semiconductor layer(120). A compound semiconductor buffer layer is formed on a substrate(100). A carbon-contained layer is at least inserted among a buffer layer inside and layer inside into one place. A compound semiconductor epi layer is formed on the buffer layer.

Abstract translation: 目的：半导体膜结构及其形成方法即使不使用现有的板制造技术或ELO方法的复杂工艺，二步生长方法在不同基板中的问题也可以与 共晶相的简单方法，它的经济性，损失可以大大降低。 构成：半导体膜结构及其形成方法包括化合物半导体缓冲层（110），含碳层（130）和化合物半导体层（120）。 在基板（100）上形成化合物半导体缓冲层。 至少将含碳层插入到内部的内部的缓冲层和内部的缓冲层之中。 化合物半导体外延层形成在缓冲层上。

公开(公告)号：KR101006480B1

公开(公告)日：2011-01-06

申请号：KR1020080088091

申请日：2008-09-08

Applicant: 서울대학교산학협력단

Inventor： 윤의준 ,  김현우 ,  박성현 ,  김동혁

IPC: H01L21/20

Abstract: 본 발명은 반도체 기판 위에 격자 상수나 열팽창 계수가 반도체 기판과 다른 이종 반도체 박막을 형성한 이종 접합 반도체 박막 구조 및 그 형성 방법에 관한 것으로서, 표면을 평탄하게 유지하며 낮은 결함밀도를 갖는 반도체 박막을 형성하는 동시에 반도체 박막 구조의 형성 후 냉각시 열팽창 계수 차이에 의한 기판의 휘어짐을 방지할 수 있는 방법을 제공하는 것을 목적으로 한다. 상기 목적을 달성하기 위해, 본 발명에서는 반도체 기판 상에 저온에서 반도체 기판과 격자 상수나 열팽창 계수가 다른 이종 반도체 물질로 이루어진 박막을 형성시켜 완충층으로 사용하고, 고온에서 저온에서와 동일한 물질을 갖는 박막을 형성하여 에피층으로 사용하는 2단계 성장법을 이용한다. 또한 2단계 성장 중 저온 성장 및 고온 성장시 중 적어도 어느 한 때에 탄소 함유층을 삽입하도록 한다. 탄소 함유층은 격자불일치(misfit) 전위의 생성 에너지를 낮추고 관통 전위 등의 결함이 탄소 함유층 내부에 고착될 수 있게 한다. 이로써 고온 성장한 반도체 박막은 낮은 결함밀도를 가질 수 있고, 성장 이후 온도 하강시 기판과 박막의 열팽창 계수 차이로 인한 휘어짐을 탄소 함유층 내부의 격자불일치 전위 생성을 통해 억제할 수 있다.

公开(公告)号：KR1020170080403A

公开(公告)日：2017-07-10

申请号：KR1020160041388

申请日：2016-04-05

Applicant: 삼성전자주식회사

Inventor： 임우진 ,  송태중 ,  김용호 ,  박성현

IPC: G11C11/412 ,  G11C11/413 ,  G11C11/418 ,  G11C8/08 ,  G11C7/12

Abstract: 집적회로가게시된다. 상기집적회로는워드라인, 비트라인쌍, 및상기워드라인과상기비트라인쌍에접속된저장셀을포함하는임베디드메모리장치; 동작제어신호에응답하여스위치신호들을생성하는타이밍제어회로; 및서로다른레벨을갖는제1전압, 제2전압, 및제3전압을수신하고, 상기스위치신호들에응답하여상기제1전압, 상기제2전압, 및상기제3전압중에서어느하나를상기워드라인으로공급하는스위치회로를포함한다.

Abstract translation: 集成电路已发布。 该集成电路包括：嵌入式存储器件，包括字线，位线对和连接到字线和位线对的存储单元; 一种定时控制电路，用于响应于操作控制信号产生开关信号; 第二电压和具有不同电平的第三电压，并且响应于开关信号，用于接收第一电压，第二电压或第三电压， 到开关电路。

公开(公告)号：KR1020160076565A

公开(公告)日：2016-07-01

申请号：KR1020140186723

申请日：2014-12-23

Applicant: 삼성전자주식회사

Inventor： 최성진 ,  박성현 ,  윤현식 ,  이영섭 ,  조순용

IPC: H04L12/16 ,  H04L12/28

CPC classification number: H04L67/16 ,  H04L41/0806 ,  H04L41/0886 ,  H04L67/34 ,  H04W4/80 ,  H04L12/16 ,  H04L12/28

Abstract: 전자장치간의상호작용을위한능동알림을수행하는전자장치에있어서, 특정이벤트와특정서비스를매칭하여저장하기위한메모리, 상기특정이벤트의발생여부에따라, 외부전자장치들과네트워크로능동알림및 상기특정서비스와관련된정보를송수신하기위한통신부및 상기통신부를통해상기외부전자장치의네트워크진입을인식하고, 상기외부전자장치로부터능동알림을수신하고상기수신된능동알림에따른특정서비스수행여부를판단하고, 상기특정서비스를수행한다고판단한경우상기외부전자장치와상기특정서비스를수행하기위해필요한정보를교환하고상기수신된정보를기반으로상기특정서비스를수행하도록처리하는제어부를포함할수 있다.

Abstract translation: 本发明涉及一种用于实现电子设备之间交互的主动通知的电子设备，包括：存储器，用于将特定事件与特定服务相匹配以存储匹配的结果; 通信单元，用于根据特定事件的发生，在外部电子设备之间发送和接收与来自网络的特定服务相关的信息; 以及控制单元，用于通过通信单元识别进入外部电子设备的网络，从外部电子设备接收活动通知，交换与外部电子设备执行特定服务所必需的信息，并基于 如果确定执行特定服务，则接收到的信息。

公开(公告)号：KR100428779B1

公开(公告)日：2004-04-28

申请号：KR1020020009318

申请日：2002-02-21

Applicant: 삼성전자주식회사

Inventor： 박성현

IPC: H04L12/28

Abstract: PURPOSE: An interface device for IPC(Inter Processor Communication) is provided to use an internal switch of an exchange without an influence from an external line, thereby easily assigning a communication path by VPI/VCI without changing hardware. CONSTITUTION: An IPC interface has many ports(26,34) for supplying a communication path between main processors, and has a single port used as a communication path with a peripheral processor. A VPI routing table(16) stores routing information on cells transceived through the IPC interface. Transmitting/receiving logic blocks(18,22) switch the transceived cells based on the routing information. Buffers(24,28) are additionally configured to control a stream of the cells switched by the transmitting/receiving logic blocks(18,22).

Abstract translation: 目的：提供一种用于IPC（处理器间通信）的接口装置，其使用交换机的内部交换机而不受外部线路的影响，从而通过VPI / VCI容易地分配通信路径而不改变硬件。 构成：IPC接口具有许多用于在主处理器之间提供通信路径的端口（26,34），并且具有用作与外围处理器的通信路径的单个端口。 VPI路由表（16）存储通过IPC接口收发的小区的路由信息​​。 发射/接收逻辑块（18,22）基于路由信息来切换收发的小区。 缓冲器（24,28）另外被配置为控制由发送/接收逻辑块（18,22）切换的单元流。