-
公开(公告)号：KR101413658B1
公开(公告)日：2014-07-07
申请号：KR1020090038461
申请日：2009-04-30
Applicant: 삼성전자주식회사 , 성균관대학교산학협력단
IPC: H01L29/786
Abstract: 반도체 소자 및 그 제조방법에 관해 개시되어 있다. 개시된 반도체 소자는 p형 산화물 박막트랜지스터 및 n형 산화물 박막트랜지스터를 포함하는 상보성(complementary) 소자일 수 있다. 예컨대, 개시된 반도체 소자는 인버터(inverter), NAND 소자, NOR 소자 등과 같은 논리소자일 수 있다.
-
公开(公告)号：KR101413657B1
公开(公告)日：2014-07-02
申请号：KR1020080119942
申请日：2008-11-28
Applicant: 삼성전자주식회사 , 성균관대학교산학협력단
IPC: H01L29/786
Abstract: 반도체 소자 및 그 제조방법에 관해 개시되어 있다. 개시된 반도체 소자는 p형 산화물 박막트랜지스터 및 n형 산화물 박막트랜지스터를 포함하는 상보성(complementary) 소자일 수 있다. 예컨대, 개시된 반도체 소자는 인버터(inverter), NAND 소자, NOR 소자 등과 같은 논리소자일 수 있다.
Abstract translation: 公开了一种半导体器件及其制造方法。 所公开的半导体器件可以是包括p型氧化物薄膜晶体管和n型氧化物薄膜晶体管的互补装置。 例如，所公开的半导体器件可以是诸如反相器，NAND器件，NOR器件等的逻辑器件。
-
公开(公告)号：KR1020160046148A
公开(公告)日：2016-04-28
申请号：KR1020140141691
申请日：2014-10-20
Applicant: 삼성전자주식회사 , 성균관대학교산학협력단
CPC classification number: G06F3/061 , G06F3/0659 , G06F3/0688 , G06F12/0284 , G06F12/08 , G06F2212/1016
Abstract: 본발명에따른데이터처리시스템의동작방법은, 호스트(Host)의어플리케이션영역에서, 제1 프로세스가크리티컬프로세스(Critical process)에해당하는지여부를나타내는프로세스정보를상기호스트의커널영역으로전송하는단계및 상기커널영역에서, 상기프로세스정보를기반으로상기제1 프로세스를상기크리티컬프로세스로분류된경우, 상기제1 프로세스수행에필요한제1 데이터의빠른쓰기동작을위하여, 제1 빠른쓰기신호를메모리시스템에제공하는단계, 상기제1 프로세스가논 크리티컬프로세스(Non-critical process)로분류된경우, 상기제1 데이터의느린쓰기동작을위하여, 제1 느린쓰기신호를메모리시스템에제공하는단계를포함하고, 상기빠른쓰기동작은상기느린쓰기동작보다쓰기속도가빠른것을특징으로한다.
Abstract translation: 根据本发明，数据处理系统的操作方法包括以下步骤：在主机的应用区域中发送指示第一处理器是否对应于主机的核心区域的关键过程的处理信息; 当第一过程被分类为基于过程信息的关键过程时，在内核区域中向存储器系统提供第一快速写入信号以执行用于执行第一处理的第一数据的快速路径写入操作; 并且当所述第一处理被分类为非关键过程时，向所述存储器系统提供第一慢路写入信号以执行所述第一数据的慢路写入操作，其中所述快速写入操作具有比所述慢路写入操作更快的写入速度 。
-
公开(公告)号：KR101590896B1
公开(公告)日：2016-02-02
申请号：KR1020140166574
申请日：2014-11-26
Applicant: 경북대학교 산학협력단 , 성균관대학교산학협력단
CPC classification number: G06N5/00 , G06F17/00 , G06N5/003 , G06N99/005
Abstract: 일반화성능을갖는심화학습장치는, 다수의특징추출층을포함하고, 상기각 특징추출층은, 입력데이터에대해학습하기위해데이터분류별로형성된적어도하나의학습부; 상기학습부로부터출력되는데이터의불확실성값을계산하는불확실성도출부; 상기불확실성값이임계치미만인출력데이터에대해분류결과를도출하는출력부; 및상기불확실성값이임계치이상인출력데이터를다음의특징추출층으로전달하는전달부를포함한다. 이에따라, 더욱풍부한특징을추출할수 있으며, 학습데이터에포함되지않은데이터들에대한최대한의일반화성능을확보할수 있다.
Abstract translation: 具有泛化性能的深度学习装置包括至少一个包括特征提取层的倾斜部分。 每个特征提取层包括：至少一个学习部分，被配置为学习分类数据类型的输入数据; 不确定度绘制部，其计算从倾斜部输出的数据的不确定度值; 输出部，其对不确定度值小于阈值的输出数据绘制分类结果; 以及将不确定度值大于阈值的输出数据发送到下一特征提取层的发送部。 因此，深度学习设备可以为学习数据中排除的数据提取更多丰富的特征并确保最大泛化性能。
-
公开(公告)号：KR101534137B1
公开(公告)日：2015-07-24
申请号：KR1020140112264
申请日：2014-08-27
Applicant: 성균관대학교산학협력단
IPC: G06F9/50
CPC classification number: G06F9/45558 , G06F9/4818
Abstract: 본발명은복수의가상프로세서(Virtual CPU, vCPU)를구동하는운영체계를포함하는복수의가상머신(Virtual Machine)을관리하는가상머신을위한하이퍼바이저의협력스케줄링방법으로, (a) 물리프로세서에상기복수의가상프로세서를할당하는단계; (b) 가상프로세서간의프로세서간인터럽트를기반으로멀티쓰레드워크로드들(multithreaded workloads)의쓰레드(thread) 사이의협력여부를판단하고, 상기협력된것으로판단된상기멀티쓰레드워크로드들을협력스케줄링대상으로선정하는단계;(c) 상기가상프로세서간의프로세서간인터럽트를기반으로상기할당된복수의가상프로세서중에서긴급가상프로세서를우선적으로스케줄링(Urgent vCPU First Scheduling)하는단계;를포함하고, 상기 (c) 단계의긴급가상프로세서는상기 (b) 단계에서협력스케줄링대상으로선정된쓰레드들을기반으로하고, 상기 (a) 단계는모든물리프로세서각각에가상프로세서가할당된경우에한해서, 하나의가상머신에속하는복수의가상프로세서들중 적어도둘 이상이하나의물리프로세서에함께할당되는부하인지밸런스스케줄링방법(load-conscious balance scheduling)에의하여, 동기화를위해소모되는시간을단축할수 있는효과가있다.
Abstract translation: 本发明涉及一种用于管理包括驱动多个虚拟处理器（虚拟CPU，vCPU）的操作系统的多个虚拟机的虚拟机管理程序的协同调度方法。 本发明的方法包括以下步骤：（a）将虚拟处理器分配给物理处理器; （b）基于所述虚拟处理器的处理器之间的中断以及选择被确定为协作的多线程工作负载来确定是否在多线程工作负载的线程之间进行合作，作为协作调度对象; 以及（c）基于所述虚拟处理器的处理器之间的中断，在所分配的虚拟处理器之间执行紧急vCPU第一调度，其中，所述步骤（c）中的所述紧急虚拟处理器基于被选择为所述协作调度对象的线程 步骤（b）和步骤（a）能够通过负载意识平衡调度方法减少用于同步的消耗时间，其中包括在一个虚拟机中的多个虚拟处理器中的至少两个分配有一个物理处理器， 当虚拟处理器分别分配给所有物理处理器时。
-
Patent Agency Ranking
公开(公告)号：KR1020100061064A
公开(公告)日：2010-06-07
申请号：KR1020080119942
申请日：2008-11-28
Applicant: 삼성전자주식회사 , 성균관대학교산학협력단
IPC: H01L29/786
CPC classification number: H01L27/1225 , H01L21/8238 , H01L27/092 , H01L27/1251
Abstract: PURPOSE: A semiconductor device and a manufacturing method thereof are provided to easily form as a low-temperature process by forming a first oxide channel layer and a second oxide channel layer into an oxide. CONSTITUTION: A first thin film transistor includes a first source(S10), a first drain, a first channel layer, and a first gate. A second thin film transistor includes a second source(S20), a second drain, a second channel layer, and a second gate. One is a p-type oxide layer among the first and the second channel layer. The first and the second thin film transistor is a bottom gate(BG10, BG20) structure or a top gate structure. One is a dual gate including more other gates among the first and the second thin film transistor at least.
Abstract translation: 目的：通过将第一氧化物沟道层和第二氧化物沟道层形成为氧化物，提供半导体器件及其制造方法以容易地形成为低温工艺。 构成：第一薄膜晶体管包括第一源（S10），第一漏极，第一沟道层和第一栅极。 第二薄膜晶体管包括第二源（S20），第二漏极，第二沟道层和第二栅极。 一个是第一和第二沟道层中的p型氧化物层。 第一和第二薄膜晶体管是底栅（BG10，BG20）结构或顶栅结构。 一个是至少包括第一和第二薄膜晶体管中的更多其它栅极的双栅极。
-
公开(公告)号：KR102254101B1
公开(公告)日：2021-05-20
申请号：KR1020140141691
申请日：2014-10-20
Applicant: 삼성전자주식회사 , 성균관대학교산학협력단
Abstract: 본발명에따른데이터처리시스템의동작방법은, 호스트(Host)의어플리케이션영역에서, 제1 프로세스가크리티컬프로세스(Critical process)에해당하는지여부를나타내는프로세스정보를상기호스트의커널영역으로전송하는단계및 상기커널영역에서, 상기프로세스정보를기반으로상기제1 프로세스를상기크리티컬프로세스로분류된경우, 상기제1 프로세스수행에필요한제1 데이터의빠른쓰기동작을위하여, 제1 빠른쓰기신호를메모리시스템에제공하는단계, 상기제1 프로세스가논 크리티컬프로세스(Non-critical process)로분류된경우, 상기제1 데이터의느린쓰기동작을위하여, 제1 느린쓰기신호를메모리시스템에제공하는단계를포함하고, 상기빠른쓰기동작은상기느린쓰기동작보다쓰기속도가빠른것을특징으로한다.
-
公开(公告)号：KR101534138B1
公开(公告)日：2015-07-24
申请号：KR1020140112265
申请日：2014-08-27
Applicant: 성균관대학교산학협력단
IPC: G06F9/50
CPC classification number: G06F9/45558 , G06F9/4818
Abstract: 본발명은복수의가상프로세서(Virtual CPU, vCPU)를구동하는운영체계를포함하는복수의가상머신(Virtual Machine)을관리하는가상머신을위한하이퍼바이저의협력스케줄링방법으로, (a) 물리프로세서에상기복수의가상프로세서를할당하는단계; (b) 가상프로세서간의프로세서간인터럽트를기반으로멀티쓰레드워크로드들(multithreaded workloads)의쓰레드(thread) 사이의협력여부를판단하고, 상기협력된것으로판단된상기멀티쓰레드워크로드들을협력스케줄링대상으로선정하는단계;(c) 상기가상프로세서간의프로세서간인터럽트를기반으로상기할당된복수의가상프로세서중에서긴급가상프로세서를우선적으로스케줄링(Urgent vCPU First Scheduling)하는단계;를포함하고, 상기 (c) 단계의긴급가상프로세서는상기 (b) 단계에서협력스케줄링대상으로선정된쓰레드들을기반으로하고상기프로세서간인터럽트는특정시간동안, 상기긴급가상프로세서가상기긴급상태로유지될시간을요청할수 있게허용하여, 동기화를위해소모되는시간을단축할수 있는효과가있다.
Abstract translation: 本发明涉及一种用于管理包括驱动多个虚拟处理器（虚拟CPU，vCPU）的操作系统的多个虚拟机的虚拟机管理程序的协同调度方法。 本发明的方法包括以下步骤：（a）将虚拟处理器分配给物理处理器; （b）基于所述虚拟处理器的处理器之间的中断，确定是否在多线程工作负载的线程之间进行合作，以及选择被确定为协作的多线程工作负载作为协作调度对象; （c）基于虚拟处理器的处理器之间的中断，在分配的虚拟处理器之间执行紧急vCPU第一调度，其中步骤（c）中的紧急虚拟进程基于在步骤（c）中被选择为协作调度对象的线程 （b），并且处理器之间的中断允许紧急虚拟处理器在一段时间内请求维持紧急状态的时间，从而减少了同步的消耗时间。
-
公开(公告)号：KR1020090084236A
公开(公告)日：2009-08-05
申请号：KR1020080010291
申请日：2008-01-31
Applicant: 삼성전자주식회사 , 성균관대학교산학협력단
Abstract: A memory chip array is provided to reduce the whole size by arranging a circuit related to column operation such as a sense amplifier and a column decoder. A memory chip array comprises a plurality of cell arrays(20) and a row decoder. The row decoder comprises a low select(22) and a pre-decoder(21), and the low select is formed in one-side of each cell array. A plurality of cell arrays are connected to pre-decoder in common, and the sense amplifier and the column decoder(23) are formed in the lower-part of each cell array.
Abstract translation: 提供存储器芯片阵列以通过布置与诸如读出放大器和列解码器的列操作相关的电路来减小整体尺寸。 存储芯片阵列包括多个单元阵列（20）和行解码器。 行解码器包括低选择（22）和预解码器（21），并且低选择形成在每个单元阵列的一侧。 多个单元阵列共同连接到预解码器，并且读出放大器和列解码器（23）形成在每个单元阵列的下部。
-
公开(公告)号：KR101534139B1
公开(公告)日：2015-07-24
申请号：KR1020140112266
申请日：2014-08-27
Applicant: 성균관대학교산학협력단
IPC: G06F9/50
CPC classification number: G06F9/45558 , G06F9/4818
Abstract: 본발명은복수의가상프로세서(Virtual CPU, vCPU)를구동하는운영체계를포함하는복수의가상머신(Virtual Machine)을관리하는가상머신을위한하이퍼바이저의협력스케줄링방법으로, (a) 물리프로세서에상기복수의가상프로세서를할당하는단계; (b) 가상프로세서간의프로세서간인터럽트를기반으로멀티쓰레드워크로드들(multithreaded workloads)의쓰레드(thread) 사이의협력여부를판단하고, 상기협력된것으로판단된상기멀티쓰레드워크로드들을협력스케줄링대상으로선정하는단계;(c) 상기가상프로세서간의프로세서간인터럽트를기반으로상기할당된복수의가상프로세서중에서긴급가상프로세서를우선적으로스케줄링(Urgent vCPU First Scheduling)하는단계;를포함하고, 상기 (c) 단계의긴급가상프로세서는상기 (b) 단계에서협력스케줄링대상으로선정된쓰레드들을기반으로하상기프로세서간인터럽트는리스케줄프로세서간인터럽트(reschedule interprocessor interrupt)를포함하고, 상기리스케줄프로세서간인터럽트(reschedule interprocessor interrupt)가발생한경우에, 상기리스케줄프로세서간인터럽트(reschedule interprocessor interrupt)를송신한상기가상프로세서의스케줄링을지연시켜, 동기화를위해소모되는시간을단축할수 있는효과가있다.
Abstract translation: 本发明涉及一种用于管理多个虚拟机的虚拟机管理程序的协作调度方法，所述虚拟机包括驱动多个虚拟CPU（vCPU）的操作系统，所述操作系统包括：物理处理器分配步骤; 合作调度对象选择步骤; 优先调度紧急虚拟处理器的步骤; 检查是否存在能够被调度的虚拟处理器的步骤; 以及执行要调度的虚拟处理器的步骤。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.024 seconds)
