公开(公告)号：KR1020130116161A

公开(公告)日：2013-10-23

申请号：KR1020127029324

申请日：2011-11-04

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 미야자키도미히토 ,  시오미히로무 ,  다마소히데토 ,  마스다다케요시

IPC: H01L21/265 ,  H01L21/304

CPC classification number: H01L29/7802 ,  H01L21/02046 ,  H01L21/02052 ,  H01L21/02057 ,  H01L21/0209 ,  H01L21/02236 ,  H01L21/049 ,  H01L21/28238 ,  H01L29/1608 ,  H01L29/66068

Abstract: 본 발명에 따른 SiC 반도체 장치의 제조 방법은, SiC 기판(1)의 표면에 산화막(3)을 형성하는 공정(스텝 S3)과, 산화막(3)을 제거하는 공정(스텝 S5)을 포함하고, 산화막(3)을 형성하는 공정(스텝 S3)에서는, 오존 가스를 이용한다. 산화막(3)을 제거하는 공정(스텝 S5)에서는, 할로겐 플라즈마 또는 수소 플라즈마를 이용하는 것이 바람직하다. 이에 따라, 약액에 관한 문제를 저감하며, 세정 효과를 높이는 SiC 반도체 장치의 제조 방법 및 SiC 반도체 장치의 제조 장치를 얻을 수 있다.

公开(公告)号：KR1020130122514A

公开(公告)日：2013-11-07

申请号：KR1020127026283

申请日：2011-10-19

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 다마소히데토

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/7802 ,  H01L21/0485 ,  H01L21/268 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/66045

Abstract: A silicon carbide substrate (SB) has a substrate surface (12B). A gate insulating film (15) is provided to cover a part of the substrate surface (12B). A gate electrode (17) covers a part of the gate insulating film (15). A contact electrode (16) is provided on the substrate surface (12B), adjacent to and in contact with the gate insulating film (15), and it contains an alloy having Al atoms. Al atoms do not diffuse from the contact electrode (16) into a portion of the gate insulating film (15) lying between the substrate surface (12B) and the gate electrode (17). Thus, in a case where a contact electrode having Al atoms is employed, reliability of the gate insulating film (15) of a semiconductor device can be improved

公开(公告)号：KR1020130056844A

公开(公告)日：2013-05-30

申请号：KR1020127004910

申请日：2010-04-14

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 다마소히데토

IPC: H01L21/336 ,  H01L21/338 ,  H01L21/28

CPC classification number: H01L21/02529 ,  H01L21/046 ,  H01L21/0485 ,  H01L21/0495 ,  H01L21/283 ,  H01L29/063 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/808 ,  H01L29/861

Abstract: 쇼트키 접촉을 발생시키지 않고, 탄소의 석출을 억제함으로써 배선의 밀착성을 향상시킨 오믹 전극을 갖는 탄화규소 반도체 장치 및 그 제조 방법을 제공한다. SiC 반도체 장치에서 오믹 전극을 형성할 때에, SiC층(11)의 한쪽 주표면상에는, 1종의 제1 금속 원소를 포함하는, 제1 금속층(12)을 형성한다. 또한 제1 금속층의, SiC층(11)과 대향하는 표면과는 반대측의 표면상에, Si를 포함하는 Si층(13)을 형성한다. 이와 같이 하여 형성한 적층 구조(10A)에 대하여 열처리를 행한다. 이상에 의해, 전극의 표면층에의 탄소원자의 석출이나, Si와 SiC에 의한 쇼트키 접촉의 형성이 억제된, 배선과의 양호한 밀착성을 나타내는 오믹 전극을 갖는 탄화규소 반도체 장치를 얻을 수 있다.

公开(公告)号：KR1020090088354A

公开(公告)日：2009-08-19

申请号：KR1020097007415

申请日：2007-08-13

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 후지카와가즈히로 ,  다마소히데토

IPC: H01L21/60 ,  H01L21/28

CPC classification number: H01L21/0485 ,  H01L29/45 ,  H01L2924/0002 ,  H01L2924/00

Abstract: an ohmic electrode (2) for a SiC semiconductor, comprising Si and Ni, or an ohmic electrode (2) for a SiC semiconductor, comprising Si and Ni and additionally comprising Au or Pt; a method for manufacturing the ohmic electrode (2); a semiconductor device using the ohmic electrode (2); and a method for manufacturing the semiconductor device. ® KIPO & WIPO 2009

Abstract translation: 包含Si和Ni的SiC半导体用欧姆电极（2）或用于SiC半导体的欧姆电极（2），包括Si和Ni，并且另外包含Au或Pt; 一种用于制造欧姆电极（2）的方法; 使用欧姆电极（2）的半导体器件; 以及半导体装置的制造方法。 ®KIPO＆WIPO 2009

公开(公告)号：KR1020140099230A

公开(公告)日：2014-08-11

申请号：KR1020147011258

申请日：2012-05-22

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 기타바야시히로유키 ,  다마소히데토 ,  호리이다쿠

IPC: H01L21/28 ,  H01L21/3205 ,  H01L21/336 ,  H01L21/768 ,  H01L23/522 ,  H01L23/532 ,  H01L29/12 ,  H01L29/417 ,  H01L29/78

CPC classification number: H01L21/046 ,  H01L21/0485 ,  H01L21/049 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7802 ,  H01L2924/0002 ,  H01L2924/00

Abstract: MOSFET(1)의 제조 방법은, 탄화규소로 이루어지는 기판(10)을 준비하는 공정과, 기판(10)과 오믹 접촉하는 드레인 전극(51)을 형성하는 공정과, 드레인 전극(51) 상에 접촉하는 이면 패드 전극(80)을 형성하는 공정을 포함한다. 또한, 드레인 전극(51)을 형성하는 공정에서는, Ti 및 Si를 포함하는 합금으로 이루어지는 드레인 전극(51)이 형성된다. 또한, 형성된 이면 패드 전극(80)은, MOSFET(1)의 완성까지 300℃ 이하의 온도로 유지된다. 이에 의해, 전극간의 양호한 밀착성을 달성하면서, 제조 공정을 효율화하는 것이 가능해진다.

公开(公告)号：KR101171586B1

公开(公告)日：2012-08-06

申请号：KR1020107019280

申请日：2009-12-11

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 후지카와가즈히로 ,  다마소히데토 ,  하라다신 ,  나미카와야스오

IPC: H01L21/265 ,  H01L21/337 ,  H01L29/47 ,  H01L29/808

CPC classification number: H01L29/66068 ,  H01L21/0465 ,  H01L29/1066 ,  H01L29/1608 ,  H01L29/8083

Abstract: SiC를 소재로서 채용함으로써 본래 얻어지는 특성을 보다 확실하게 얻는 것이 가능한 반도체 장치인 JFET(1)는, 적어도 상부 표면(14A)이 탄화규소로 이루어지는 웨이퍼(10)와, 상부 표면(14A) 상에 형성된 게이트 컨택트 전극(21)을 구비한다. 웨이퍼(10)는, 상부 표면(14A)을 포함하도록 형성된 이온 주입 영역인 제1 p형 영역(16)을 포함한다. 제1 p형 영역(16)은, 상부 표면(14A)을 포함하도록 배치되는 베이스 영역(16A)과, 돌출 영역(16B)을 포함한다. 베이스 영역(16A)은, 상부 표면(14A)을 따른 방향에서의 폭(w
1 )이, 돌출 영역(16B)의 폭(w
2 )보다도 넓다. 게이트 컨택트 전극(21)은, 평면적으로 보아 그 전체가 제1 p형 영역(16)에 겹쳐지도록, 제1 p형 영역(16)에 접촉하여 배치되어 있다.

公开(公告)号：KR1020110061641A

公开(公告)日：2011-06-09

申请号：KR1020117009510

申请日：2009-08-07

Applicant: 스미토모덴키고교가부시키가이샤 ,  고쿠리츠다이가쿠호징 나라 센탄카가쿠기쥬츠 다이가쿠인 다이가쿠

Inventor： 하라다신 ,  다마소히데토 ,  하타야마도모아키

IPC: H01L29/12 ,  H01L29/417 ,  H01L21/28

CPC classification number: H01L29/7802 ,  H01L21/046 ,  H01L21/0485 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/32 ,  H01L29/66068 ,  H01L29/808 ,  H01L29/8613

Abstract: 오믹 전극의 접촉 저항을 저감시키고, 높은 내압 특성을 실현하는 것이 가능한 탄화규소 반도체 장치가 얻어진다. 반도체 장치(1)는 기판(2)과 불순물층으로서의 p
+ 영역(25)을 구비한다. 기판(2)은 탄화규소로 이루어지고, 전위 밀도가 5×10
3 ㎝
-2 이하이며, 도전형은 제1 도전형(n형)이다. p
+ 영역(25)은 기판(2) 상에 형성되고, 상기 제1 도전형과는 상이한 제2 도전형의 도전성 불순물 농도가 1×10
20 ㎝
-3 이상 5×10
21 ㎝
-3 이하이다.

公开(公告)号：KR1020100134038A

公开(公告)日：2010-12-22

申请号：KR1020107022985

申请日：2009-04-09

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 다마소히데토

IPC: H01L29/812 ,  H01L29/78 ,  H01L21/338

CPC classification number: H01L29/7802 ,  H01L21/0485 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/8083 ,  H01L29/66712

Abstract: p형 SiC 영역 및 n형 SiC 영역 모두 접촉 저항을 충분히 억제하면서 접촉 가능한 전극을 구비하는 것에 의해, 제조 공정의 공정수의 저감이나 집적도의 향상이 가능한 반도체 장치인 MOSFET(1)는, n
+ SiC 기판(11)과, n
+ SiC 기판(11) 위에 형성된 n
- SiC층(12)과, n
- SiC층(12)에 접촉하여 배치되는 소스 전극(22)을 구비하고 있다. n
- SiC층(12)은 도전형이 n형인 n
+ 소스 영역(14)을 포함하고 있다. 그리고 소스 전극(22)은 n
+ 소스 영역(14)과 접촉하여 배치되고, Ti, Al 및 Si를 함유하는 소스 콘택트 전극(16)을 포함하고 있다.

Abstract translation: p型SiC区和由具有接触而充分抑制的接触电阻的电极两者的半导体器件的n型SiC区域中，可以减小处理和改进在制造过程中的集成度尽可能MOSFET（1）是，正

公开(公告)号：KR101283774B1

公开(公告)日：2013-07-08

申请号：KR1020097007415

申请日：2007-08-13

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 후지카와가즈히로 ,  다마소히데토

IPC: H01L21/60 ,  H01L21/28

CPC classification number: H01L21/0485 ,  H01L29/45 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 본 발명은, Si와 Ni를 포함하는 SiC 반도체용 오믹 전극(2), 또는 Si와 Ni를 포함하고 Au 또는 Pt를 더 포함하는 SiC 반도체용 오믹 전극(2)과, 또, 이들 SiC 반도체용 오믹 전극(2)의 제조 방법, 이들 SiC 반도체용 오믹 전극(2)을 이용한 반도체 장치 및 그 반도체 장치의 제조 방법에 관한 것이다.

公开(公告)号：KR1020130075715A

公开(公告)日：2013-07-05

申请号：KR1020127013313

申请日：2011-05-02

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 시오미히로무 ,  다마소히데토

IPC: H01L21/20 ,  H01L21/02 ,  H01L29/47 ,  H01L21/336

CPC classification number: H01L29/7802 ,  H01L21/02002 ,  H01L21/0495 ,  H01L21/2007 ,  H01L29/0878 ,  H01L29/1066 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/808 ,  H01L29/872

Abstract: 저비용으로 고품질의 반도체 장치, 및 이 반도체 장치의 제조에 이용하는 접합 기판, 및 이들의 제조 방법을 얻을 수 있다. 반도체 소자의 제조 방법은, 단결정 반도체 부재를 준비하는 공정(S10)과, 지지 기재를 준비하는 공정(S20)과, 지지 기재와 단결정 반도체 부재를, 탄소를 포함하는 접합층을 개재시켜 접합하는 공정(S30)과, 단결정 반도체 부재의 표면에 에피택셜층을 형성하는 공정(S40)과, 에피택셜층을 이용하여 반도체 소자를 형성하는 공정(S50)과, 반도체 소자를 형성하는 공정(S50) 후, 접합층을 산화시킴으로써 분해하여 지지 기재로부터 단결정 반도체 부재를 분리하는 공정(S60)과, 지지 기재로부터 분리된 단결정 반도체 부재를 분할하는 공정(S80)을 포함한다.