公开(公告)号：KR1020140060266A

公开(公告)日：2014-05-19

申请号：KR1020137034950

申请日：2012-08-14

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 히요시도루 ,  마스다다케요시 ,  와다게이지

IPC: H01L29/12 ,  H01L29/16 ,  H01L21/20 ,  H01L21/3065 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L21/02529 ,  H01L21/0262 ,  H01L21/0475 ,  H01L21/3065 ,  H01L21/3081 ,  H01L29/045 ,  H01L29/0623 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/66068 ,  H01L29/7397

Abstract: 탄화규소층상에 퇴적법에 의해 마스크층(17)이 형성된다. 마스크층(17)이 패터닝된다. 패터닝된 마스크층(17)을 마스크로서 이용한 에칭에 의해 탄화규소층을 부분적으로 제거함으로써, 측벽(20)을 갖는 게이트 홈(6)이 형성된다. 게이트 홈(6)의 측벽(20)상에 게이트 절연막이 형성된다. 게이트 절연막상에 게이트 전극이 형성된다. 탄화규소층은 육방정 및 입방정 중 어느 하나의 결정형을 가지며, 게이트 홈의 측벽은, 탄화규소층의 결정형이 육방정인 경우에는 실질적으로 {0-33-8}면 및 {01-1-4}면 중 어느 한쪽을 포함하고, 탄화규소층의 결정형이 입방정인 경우에는 실질적으로 {100}면을 포함한다.

公开(公告)号：KR1020130139740A

公开(公告)日：2013-12-23

申请号：KR1020127020528

申请日：2011-12-07

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 히요시도루 ,  마스다다케요시

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7802 ,  H01L21/0475 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/66045 ,  H01L29/66712 ,  H01L29/7395

Abstract: A method of manufacturing a MOSFET (100) includes the steps of preparing a silicon carbide substrate (1), forming an active layer (7) on the silicon carbide substrate (1), forming a gate oxide film (91) on the active layer (7), forming a gate electrode (93) on the gate oxide film (91), forming a source contact electrode (92) on the active layer (7), and forming a source interconnection (95) on the source contact electrode (92). The step of forming the source interconnection (95) includes the steps of forming a conductor film on the source contact electrode (92) and processing the conductor film by etching the conductor film with reactive ion etching. Then, the method of manufacturing a MOSFET 100 further includes the step of performing annealing of heating the silicon carbide substrate (1) to a temperature not lower than 50°C after the step of processing the conductor film.

公开(公告)号：KR1020130139739A

公开(公告)日：2013-12-23

申请号：KR1020127019684

申请日：2012-01-23

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 와다게이지 ,  마스다다케요시 ,  호나가미사코 ,  히요시도루

IPC: H01L29/739 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7397 ,  H01L21/0475 ,  H01L21/049 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/66068

Abstract: An IGBT includes a groove (16) provided in a silicon carbide semiconductor layer (3), a body region (4) of a first conductivity type provided in the silicon carbide semiconductor layer (3), and an insulating film (91) covering at least a sidewall surface (16a) of the groove (16), the sidewall surface (16a) of the groove (16) being a surface having an off angle of 50° or more and 65° or less with respect to a {0001} plane, the sidewall surface (16a) of the groove (16) including a surface of the body region (4), the insulating film (91) being in contact with at least the surface of the body region (4) at the sidewall surface (16a) of the groove (16), and a first conductivity type impurity concentration in the body region (4) being 5 × 10 16 cm -3 or more.

公开(公告)号：KR1020130116161A

公开(公告)日：2013-10-23

申请号：KR1020127029324

申请日：2011-11-04

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 미야자키도미히토 ,  시오미히로무 ,  다마소히데토 ,  마스다다케요시

IPC: H01L21/265 ,  H01L21/304

CPC classification number: H01L29/7802 ,  H01L21/02046 ,  H01L21/02052 ,  H01L21/02057 ,  H01L21/0209 ,  H01L21/02236 ,  H01L21/049 ,  H01L21/28238 ,  H01L29/1608 ,  H01L29/66068

Abstract: 본 발명에 따른 SiC 반도체 장치의 제조 방법은, SiC 기판(1)의 표면에 산화막(3)을 형성하는 공정(스텝 S3)과, 산화막(3)을 제거하는 공정(스텝 S5)을 포함하고, 산화막(3)을 형성하는 공정(스텝 S3)에서는, 오존 가스를 이용한다. 산화막(3)을 제거하는 공정(스텝 S5)에서는, 할로겐 플라즈마 또는 수소 플라즈마를 이용하는 것이 바람직하다. 이에 따라, 약액에 관한 문제를 저감하며, 세정 효과를 높이는 SiC 반도체 장치의 제조 방법 및 SiC 반도체 장치의 제조 장치를 얻을 수 있다.

公开(公告)号：KR1020120067340A

公开(公告)日：2012-06-25

申请号：KR1020127006763

申请日：2010-08-24

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 호나가미사코 ,  마스다다케요시 ,  하라다신

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/12

CPC classification number: H01L29/7802 ,  H01L23/544 ,  H01L29/1608 ,  H01L29/66068 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 본 발명의 반도체 장치(1)의 제조 방법은, SiC 기판 상에 SiC로 이루어지는 반도체층을 형성하는 공정과, 반도체층 상에 막을 형성하는 공정과, 막에 홈(2)을 형성하는 공정을 포함하고 있다. 본 발명의 반도체 장치(1)는 층간 절연막을 갖는 칩(10)을 구비한 반도체 장치로서, 칩(10)을 횡단하도록 층간 절연막에 홈(2)이 형성되어 있는 것을 특징으로 한다.

公开(公告)号：KR1020120022932A

公开(公告)日：2012-03-12

申请号：KR1020117026944

申请日：2010-09-29

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 니시구치다로 ,  사사키마코토 ,  하라다신 ,  후지와라신스케 ,  나미카와야스오 ,  마스다다케요시

IPC: H01L21/20

CPC classification number: H01L29/7802 ,  H01L21/02378 ,  H01L21/02433 ,  H01L21/02529 ,  H01L21/0475 ,  H01L21/187 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/66068

Abstract: 탄화규소 기판의 제조 방법은, 탄화규소로 이루어지는 베이스 기판(10) 및 단결정 탄화규소로 이루어지는 SiC 기판(20)을 준비하는 공정과, 베이스 기판(10)과 SiC 기판(20) 사이에 도전체인 탄소로 이루어지는 중간층(80)을 형성하는 것에 의해, 베이스 기판(10)과 SiC 기판(20)을 접합하는 공정을 구비하고 있다.

公开(公告)号：KR1020110133541A

公开(公告)日：2011-12-13

申请号：KR1020117004212

申请日：2010-03-23

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 와다게이지 ,  하라다신 ,  마스다다케요시 ,  호나가미사코

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/7802 ,  H01L29/045 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/94 ,  H01L29/66045 ,  H01L29/772

Abstract: MOSFET(1)는, {0001}면에 대하여 오프각이 50°이상 65°이하인 주면을 갖는 탄화규소(SiC) 기판(2)과, SiC 기판(2)의 주면 위에 형성된 반도체층(21)과, 반도체층(21)의 표면에 접촉하도록 형성된 절연막(26)을 구비하고 있다. 부임계 기울기(subthreshold slope)는 0.4 V/Decade 이하이다.

公开(公告)号：KR1020080017291A

公开(公告)日：2008-02-26

申请号：KR1020077010138

申请日：2006-03-02

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 마스다다케요시

IPC: C30B29/36 ,  C30B33/02 ,  C23C14/14 ,  C23C16/24

CPC classification number: C23C16/24 ,  C23C14/185 ,  C30B29/36 ,  C30B33/02

Abstract: A method of surface reconstruction for silicon carbide substrate (1), comprising the silicon film formation step of forming silicon film (2) on a surface of the silicon carbide substrate (1) and the heat treatment step of carrying out heat treatment of the silicon carbide substrate (1) and silicon film (2) without disposing of a polycrystalline silicon carbide substrate on the surface of the silicon film (2). After the heat treatment step, there may be carried out the silicon film removal step of removing the silicon film (2). Further, after the heat treatment step, there may be carried out the silicon oxide film formation step of oxidizing the silicon film (2) into a silicon oxide film and the silicon oxide film removal step of removing the silicon oxide film.

Abstract translation: 一种碳化硅衬底（1）的表面重建方法，包括在碳化硅衬底（1）的表面上形成硅膜（2）的硅膜形成步骤和进行硅的热处理的热处理步骤 碳化物基板（1）和硅膜（2），而不在硅膜（2）的表面上设置多晶碳化硅基板。 在热处理步骤之后，可以进行除去硅膜（2）的硅膜去除步骤。 此外，在热处理步骤之后，可以进行将硅膜氧化成氧化硅膜的氧化硅膜形成步骤和去除氧化硅膜的氧化硅膜去除步骤。

公开(公告)号：KR1020140035899A

公开(公告)日：2014-03-24

申请号：KR1020137029460

申请日：2012-06-19

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 호리이다쿠 ,  마스다다케요시

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/12 ,  H01L29/417

CPC classification number: H01L29/7802 ,  H01L21/0485 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/66068

Abstract: MOSFET(100)의 제조 방법은, 활성층(7)상에 게이트 산화막(91)을 형성하는 공정과, 게이트 산화막(91)상에 게이트 전극(93)을 형성하는 공정과, 활성층(7)에 대하여 오믹 접촉하는 소스 컨택트 전극(92)을 형성하는 공정과, 소스 컨택트 전극(92)이 형성된 후, 게이트 전극(93)을 덮도록 이산화규소로 이루어지는 층간 절연막(94)을 형성하는 공정을 포함하고, 소스 컨택트 전극(92)을 형성하는 공정은, 활성층(7)에 접촉하도록 알루미늄을 포함하는 금속층을 형성하는 공정과, 금속층을 합금화하는 공정을 포함한다.

公开(公告)号：KR1020140012139A

公开(公告)日：2014-01-29

申请号：KR1020137027182

申请日：2012-02-07

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 와다게이지 ,  마스다다케요시 ,  호나가미사코 ,  히요시도루

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/7802 ,  H01L29/045 ,  H01L29/0634 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41741 ,  H01L29/4236 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7813

Abstract: MOSFET(1)는, 탄화규소 기판(11)과, {0001}면에 대한 오프각이 50˚ 이상 65˚ 이하인 주면(12A)을 가지며, 탄화규소로 이루어지는 드리프트층(12)과, 드리프트층(12)의 주면(12A)상에 접촉하여 형성된 게이트 산화막(21)을 구비한다. 드리프트층(12)은 게이트 산화막(21)과 접촉하는 영역(14A)을 포함하도록 형성된 p형 보디 영역(14)을 포함한다. p형 보디 영역(14)에서의 불순물 밀도는 5×10
16 ㎝
-3 이상이다. 그리고, p형 보디 영역(14)과 탄화규소 기판(11)의 사이에 있는 드리프트층(12)의 영역에는, 드리프트층(12)의 두께 방향에 수직인 방향으로 서로 분리되어 배치된, 도전형이 p형인 p형 영역(13)이 복수개 나열되도록 형성되어 있다.