公开(公告)号：KR1020080011264A

公开(公告)日：2008-02-01

申请号：KR1020067027121

申请日：2006-03-03

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 하시모토신 ,  기야마마코토 ,  사쿠라다다카시 ,  다나베다츠야 ,  미우라고우헤이 ,  미야자키도미히토

IPC: H01L21/20 ,  H01L29/78

CPC classification number: H01L29/7787 ,  H01L21/02389 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/02573 ,  H01L21/0262 ,  H01L29/2003 ,  H01L29/66462

Abstract: Disclosed is a high-electron-mobility transistor having a high-purity channel layer and a high-resistance buffer layer. Specifically disclosed is a high-electron-mobility transistor (11) comprising a supporting base (13) composed of a gallium nitride, a buffer layer (15) composed of a first gallium nitride semiconductor, a channel layer (17) composed of a second gallium nitride semiconductor, a semiconductor layer (19) composed of a third gallium nitride semiconductor, and an electrode structure (a gate electrode (21), a source electrode (23) and a drain electrode (25)) for the transistor (11). The band gap of the third gallium nitride semiconductor is larger than that of the second gallium nitride semiconductor. The carbon concentration Nc1 in the first gallium nitride semiconductor is not less than 4 X 10^17 cm-3, and the carbon concentration Nc2 in the second gallium nitride semiconductor is less than 4 X 10^16 cm-3.

Abstract translation: 公开了具有高纯度沟道层和高电阻缓冲层的高电子迁移率晶体管。 具体公开了一种高电子迁移率晶体管（11），包括由氮化镓构成的支撑基底（13），由第一氮化镓半导体构成的缓冲层（15），由第二氮化镓构成的沟道层（17） 氮化镓半导体，由第三氮化镓半导体构成的半导体层（19）和用于晶体管（11）的电极结构（栅电极（21），源电极（23）和漏电极（25））， 。 第三氮化镓半导体的带隙大于第二氮化镓半导体的带隙。 第一氮化镓半导体中的碳浓度Nc1为4×10 ^ 17cm -3以上，第二氮化镓半导体中的碳浓度Nc2小于4×10 ^ 16cm-3。

公开(公告)号：KR1020130076787A

公开(公告)日：2013-07-08

申请号：KR1020127005777

申请日：2011-02-25

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 와다게이지 ,  마스다다케요시 ,  미야자키도미히토 ,  히요시도루 ,  이토사토미 ,  시오미히로무

IPC: H01L21/302

CPC classification number: H01L21/02052 ,  H01L21/02057 ,  H01L21/67051 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7802

Abstract: SiC 반도체(2)의 세정 방법은, SiC 반도체(2)의 표면(2a)에 산화막을 형성하는 형성 공정과, 산화막을 제거하는 제거 공정을 포함하고, 산화막을 형성하는 공정에서는, 30 ppm 이상의 농도를 갖는 오존수를 이용하여 산화막을 형성한다. 형성 공정은, SiC 반도체(2)의 표면(2a) 및 오존수 중 적어도 한쪽을 가열하는 가열 공정을 포함하는 것이 바람직하다. 이에 따라, SiC 반도체(2)에 대한 세정 효과를 발현할 수 있는 SiC 반도체(2)의 세정 방법을 얻을 수 있다.

公开(公告)号：KR1020130006442A

公开(公告)日：2013-01-16

申请号：KR1020127023726

申请日：2010-12-20

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 하라다신 ,  사사키마코토 ,  니시구치다로 ,  오키타교코 ,  와다게이지 ,  미야자키도미히토

IPC: H01L29/12 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7802 ,  H01L21/02002 ,  H01L21/02008 ,  H01L21/2007 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/66333 ,  H01L29/7395 ,  H01L29/66045

Abstract: 반도체 장치(1)는 반도체층(21∼25) 및 기판(2)을 갖는다. 반도체층(21∼25)은 전류 경로의 적어도 일부를 구성하고, 탄화규소로 만들어진다. 기판(2)은, 반도체층(21∼25)을 지지하는 제1면(2A)과, 제1면(2A)에 대향하는 제2면(2B)을 갖는다. 또한 기판(2)은 4H형의 단결정 구조를 갖는 탄화규소로 만들어진다. 또한 기판(2)은, 포토루미네센스 측정에 있어서 파장 390 ㎚ 부근의 피크 강도에 대한 파장 500 ㎚ 부근의 피크 강도의 비가 0.1 이하가 되는 물성을 갖는다. 이에 따라, 낮은 온 저항을 갖는 반도체 장치(1)를 얻을 수 있다.

公开(公告)号：KR1020130076788A

公开(公告)日：2013-07-08

申请号：KR1020127007289

申请日：2011-04-21

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 미야자키도미히토 ,  와다게이지 ,  히요시도루

IPC: H01L21/302

CPC classification number: H01L21/02057 ,  H01L21/02046 ,  H01L21/02236 ,  H01L29/1608

Abstract: SiC 반도체의 세정 방법은, SiC 반도체(1)의 표면에 산화막(3)을 형성하는 공정(스텝 S2)과, 산화막(3)을 제거하는 공정(스텝 S3)을 구비하고, 산화막(3)을 제거하는 공정(스텝 S3)에서는, 할로겐 플라즈마 또는 수소 플라즈마에 의해서 산화막(3)을 제거한다. 산화막(3)을 제거하는 공정(스텝 S3)에서는, 할로겐 플라즈마로서 불소 플라즈마를 이용하는 것이 바람직하다. 표면 특성이 양호해지도록 SiC 반도체(1)를 세정할 수 있다.

公开(公告)号：KR1020090127035A

公开(公告)日：2009-12-09

申请号：KR1020087027687

申请日：2008-03-19

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 미야자키도미히토 ,  기야마마코토

IPC: H01L29/872 ,  H01L29/47

CPC classification number: H01L29/872 ,  H01L29/2003 ,  H01L29/66143 ,  H01L29/66204

Abstract: A Schottky barrier diode is provided with an epitaxially grown layer, which is formed on a substrate and has a mesa section, and a Schottky electrode formed on the mesa section. A distance between an end section of the Schottky electrode and an upper surface end section of the mesa section is 2μm or shorter. With a distance (x) of 2μm or shorter, the Schottky barrier diode having a remarkably reduced leak current, an improved breakdown voltage and excellent withstand voltage characteristics is provided.

Abstract translation: 肖特基势垒二极管设置有形成在基板上并具有台面部分的外延生长层和形成在台面部分上的肖特基电极。 肖特基电极的端部与台面部的上表面端部之间的距离为2μm以下。 在距离（x）为2μm或更短的范围内，肖特基势垒二极管具有显着降低的漏电流，提高了击穿电压和优异的耐电压特性。

公开(公告)号：KR1020130116161A

公开(公告)日：2013-10-23

申请号：KR1020127029324

申请日：2011-11-04

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 미야자키도미히토 ,  시오미히로무 ,  다마소히데토 ,  마스다다케요시

IPC: H01L21/265 ,  H01L21/304

CPC classification number: H01L29/7802 ,  H01L21/02046 ,  H01L21/02052 ,  H01L21/02057 ,  H01L21/0209 ,  H01L21/02236 ,  H01L21/049 ,  H01L21/28238 ,  H01L29/1608 ,  H01L29/66068

Abstract: 본 발명에 따른 SiC 반도체 장치의 제조 방법은, SiC 기판(1)의 표면에 산화막(3)을 형성하는 공정(스텝 S3)과, 산화막(3)을 제거하는 공정(스텝 S5)을 포함하고, 산화막(3)을 형성하는 공정(스텝 S3)에서는, 오존 가스를 이용한다. 산화막(3)을 제거하는 공정(스텝 S5)에서는, 할로겐 플라즈마 또는 수소 플라즈마를 이용하는 것이 바람직하다. 이에 따라, 약액에 관한 문제를 저감하며, 세정 효과를 높이는 SiC 반도체 장치의 제조 방법 및 SiC 반도체 장치의 제조 장치를 얻을 수 있다.

公开(公告)号：KR1020130076789A

公开(公告)日：2013-07-08

申请号：KR1020127007889

申请日：2011-04-21

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 미야자키도미히토 ,  와다게이지 ,  히요시도루

IPC: H01L21/302

CPC classification number: H01L29/7802 ,  H01L21/02046 ,  H01L21/02052 ,  H01L21/02236 ,  H01L21/02252 ,  H01L21/049 ,  H01L21/67207 ,  H01L29/1608 ,  H01L29/66068

Abstract: SiC 반도체의 세정 방법은, SiC 반도체(1)의 표면에 산화막(3)을 형성하는 공정(단계 S2)과, 산화막(3)을 제거하는 공정(단계 S3)을 구비하며, 산화막(3)을 형성하는 공정에서는 산소 플라즈마를 이용한다. 산화막(3)을 제거하는 공정(단계 S3)에서는 불화 수소를 이용할 수도 있다. 이에 따라, SiC 반도체(1)에 대한 세정 효과를 발현할 수 있다.

公开(公告)号：KR1020100047822A

公开(公告)日：2010-05-10

申请号：KR1020097010981

申请日：2008-08-22

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 호리이다쿠 ,  미야자키도미히토 ,  기야마마코토

IPC: H01L29/872 ,  H01L29/41 ,  H01L29/47

CPC classification number: H01L29/872 ,  H01L21/0495 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/66143 ,  H01L29/66212

Abstract: A Schottky barrier diode (1) is provided with a GaN self-supporting substrate (2) having a surface (2a), a GaN epitaxial layer (3) formed on the surface (2a), and an insulating layer (4) formed on the surface (3a) of the GaN epitaxial layer (3) with an opening formed thereon. The Schottky barrier diode is also provided with an electrode (5). The electrode (5) is composed of a Schottky electrode formed inside the opening to be brought into contact with the GaN epitaxial layer (3), and a field plate electrode, which is connected to the Schottky electrode and formed to overlap the insulating layer (4). The dislocation density of the GaN self-supporting substrate (2) is 1x10cmor less.

Abstract translation: 肖特基势垒二极管（1）设置有具有表面（2a）的GaN自支撑衬底（2），在表面（2a）上形成的GaN外延层（3）和形成在表面上的绝缘层（4） 所述GaN外延层（3）的表面（3a）具有形成在其上的开口。 肖特基势垒二极管还设置有电极（5）。 电极（5）由形成在与GaN外延层（3）接触的开口内部的肖特基电极和与肖特基电极连接并形成为与绝缘层重叠的场极电极 4）。 GaN自支撑基板（2）的位错密度为1×10cm以下。