전력증폭모듈
    3.
    发明公开

    公开(公告)号:KR1019970003885A

    公开(公告)日:1997-01-29

    申请号:KR1019960023036

    申请日:1996-06-22

    Abstract: 본 발명은, 반도체디바이스를 실장해서 전력증폭회로와 전기적으로 접속한 배선기판을, 패키지에 탑재해서 구성된 전력증폭모듈에 관한 것으로서, 파워앰프로부터 발생한 열을 외부에 고효율로 방출함으로써, 고성능화를 달성하는 것을 목적으로 하며, 그 구성에 있어서, 전력증폭모듈(10)은, 대략 평판형상의 패키지기체인 스템(30)과, 대략 사각형상자형상의 금속제 패키지덮개인 캡(40)을 접합해서 구성된 패키지(20)을 구비하고 있다. 스템(30)위에는, 대략 평판형상의 배선기판(50)이 설치되어 있고, 이 배선기판(50)은 캡(40)으로 덮여 있다. 배선기판(50)에는 2개의 도려낸 구멍(52a)(52b)이 형성되어 있고, 이 두려낸구멍(52a)(52b)으로부터 노출한 스템(30)위에는 각각 대략 평판형상의 2개의 히트스프레더(60a)(60b)가 설치되어 있다. 이들 히트스프레더(60a)(60b)의 각 표면위에는, 수지 등에 의해서 밀봉된 반도체디바이스(70a)(70b)가 각각 납땜등에 의해 설치 되어 있는 것을 특징으로 한 것이다.

    전계 효과 트랜지스터
    4.
    发明公开

    公开(公告)号:KR1019940020599A

    公开(公告)日:1994-09-16

    申请号:KR1019940003425

    申请日:1994-02-25

    Abstract: 본 발명은 초고속동작을 하는 전계효과트랜지스터(FET)의 구조에 관한 것으로서, 채널전자의 이동도가 높고, 포화전자속도가 높은 FET를 제공하는 것을 목적으로 한 것이며, 그 구성에 있어서, 반절연성 GaAs 반도체기판(11)위에 언도우프의 버퍼층(12), 고농도의 채널층(13), 언도우프의 캡층(14)이 형성된다. 다음에, 선택이온주입에 의해 n
    + 형의 드레인영역(15) 및 소스영역(16)이 형성된다.
    다음에 게이트전극(17), 드레인전극(18) 및 소스전극(19)이 형성된다. 채널층(13)은 SiH
    4 가스의 공급량이 서서히 높아져서 형성되기 때문에, 그 불순물농도는 기판 표면으로부터 떨어짐에 따라서 낮게되어 있는 것을 특징으로 한 것이다.

    전자부품
    6.
    发明授权
    전자부품 失效
    电子部分

    公开(公告)号:KR100247898B1

    公开(公告)日:2000-03-15

    申请号:KR1019960018656

    申请日:1996-05-30

    CPC classification number: H05K5/0091

    Abstract: 전자부품에 있어서, 주요면에 전자소자를 장착한 전자기판은 금속프레임에 장착된다. 전자기판은 금속프레임에 끼워맞춤된 금속뚜껑으로 덮이고 금속프레임과 금속뚜껑으로 구성된 금속패키지에 수납된다. 전자기판의 적어도 일단부에는 적어도 1개의 노치부가 형성되어 있고, 금속프레임에 형성된 위치결정돌출부는 노치부와 맞물린다. 이와같이해서 기계적인 정밀도와 전기특성이 향상되므로, 간단한 제조공정으로 제작할 수 있는, 특히 고주파특성이 우수한 전자부품을 얻을 수 있다.

Patent Agency Ranking