-
公开(公告)号：KR1020090046609A
公开(公告)日：2009-05-11
申请号：KR1020070112852
申请日：2007-11-06
Applicant: 삼성전자주식회사 , 재단법인서울대학교산학협력재단
CPC classification number: G06F9/3824 , G06F9/383 , G06F9/3885
Abstract: 프로세서 및 메모리 관리 방법이 제공된다. 본 발명의 프로세서는 프로세서 코어, 싱글 포트를 경유하여 상기 프로세서 코어와 데이터를 송수신하고, 상기 프로세서 코어에 의해 억세스된 데이터를 저장하는 캐쉬, 및 복수의 멀티 포트 중 하나 이상을 경유하여 상기 프로세서 코어와 데이터를 송수신하는 스크래치패드 메모리를 포함하는 것을 특징으로 하며, 이를 통해 다수의 로드/스토어 명령의 처리를 용이하게 할 수 있다.
캐쉬, 스크래치패드 메모리, SPM-
公开(公告)号：KR1020080083417A
公开(公告)日：2008-09-18
申请号：KR1020070023922
申请日：2007-03-12
Applicant: 재단법인서울대학교산학협력재단
Abstract: A configuration cache with low power consumption and a reconfigurable processing system including the configuration cache are provided to apply context reuse to a configuration cache and a processing element array and drive a temporal cache and a spatial cache selectively according to context pipelining configuration and an environment in which the processing system is used to reduce power consumption without deteriorating performance. A reconfigurable processing system includes a register(174), a multiplexer(175), and a cache controller. The register outputs a context signal to a processing element(172). The multiplexer outputs one of the context signal fed back from the register and a context signal output from a cache element(155). The cache controller generates a signal for controlling output of the multiplexer. A reading operation of the cache element is not performed when the context signal fed back from the register is output.
Abstract translation: 提供具有低功耗的配置缓存和包括配置高速缓存的可重配置处理系统以将上下文重用应用于配置高速缓存和处理元件阵列，并根据上下文流水线配置和环境中的环境选择性地驱动时间高速缓存和空间高速缓存 该处理系统用于降低功耗而不降低性能。 可重构处理系统包括寄存器（174），多路复用器（175）和高速缓存控制器。 寄存器向处理元件（172）输出上下文信号。 复用器输出从寄存器反馈的上下文信号中的一个和从缓存元件（155）输出的上下文信号。 高速缓存控制器产生用于控制多路复用器输出的信号。 当从寄存器反馈的上下文信号被输出时，不执行缓存元件的读取操作。
-
公开(公告)号：KR101312281B1
公开(公告)日：2013-09-30
申请号：KR1020070112852
申请日：2007-11-06
Applicant: 삼성전자주식회사 , 재단법인서울대학교산학협력재단
CPC classification number: G06F9/3824 , G06F9/383 , G06F9/3885
Abstract: 프로세서 및 메모리 관리 방법이 제공된다. 본 발명의 프로세서는 프로세서 코어, 싱글 포트를 경유하여 상기 프로세서 코어와 데이터를 송수신하고, 상기 프로세서 코어에 의해 억세스된 데이터를 저장하는 캐쉬, 및 복수의 멀티 포트 중 하나 이상을 경유하여 상기 프로세서 코어와 데이터를 송수신하는 스크래치패드 메모리를 포함하는 것을 특징으로 하며, 이를 통해 다수의 로드/스토어 명령의 처리를 용이하게 할 수 있다.
캐쉬, 스크래치패드 메모리, SPM-
公开(公告)号：KR100863080B1
公开(公告)日：2008-10-13
申请号：KR1020070023922
申请日：2007-03-12
Applicant: 재단법인서울대학교산학협력재단
Abstract: 본 발명은 재구성형 프로세싱 시스템에서 사용되는 저전력형 컨피규레이션 캐시에 관한 것으로서, 컨피규레이션 캐시를 구성하는 캐시요소와 프로세싱 요소 어레이를 구성하는 각 프로세싱 요소 간의 새로운 연결구조를 제시함으로써 전력소모를 감소시킬 수 있는 컨피규레이션 캐시에 관한 것이다. 본 발명의 일 실시예에 따른 컨피규레이션 캐시내의 공간캐시는, 프로세싱 요소로 컨텍스트 신호를 출력하는 레지스터의 출력신호를 피드백하여 캐시요소로부터 출력되는 신호와 함께 멀티플렉서에 입력하여, 어느 하나의 신호를 상기 레지스터로 출력하도록 구성된다. 공간 캐시에서는 이와 같이 레지스터로부터 출력되는 신호를 재사용(Reuse) 함으로써, 메모리쪽의 읽기 연산의 횟수를 줄임으로써 전력소비를 줄일 수 있다. 전력소비를 줄일 수 있는 또 다른 구성으로서, 시간 캐시에서는 컨텍스트 파이프라이닝 구성이 제안되고, 사용환경에 따라 시간캐시와 공간캐시 중 어느 하나를 선택적으로 구동시킬 수 있는 구성이 제안된다.
저전력, 재구성형 프로세싱 시스템, 파이프라이닝, 시간매핑(Temporal Mapping), 공간매핑(Spatial Mapping), 프로세싱 요소(Processing Element), 컨피규레이션 캐시(Configuration Cache)
-
-
-
Search Results
4
records
(took 0.017 seconds)
