公开(公告)号：KR1020090066973A

公开(公告)日：2009-06-24

申请号：KR1020070134731

申请日：2007-12-20

Applicant: 전북대학교산학협력단

Inventor： 심규환 ,  최아람 ,  최상식 ,  양전욱

IPC: H01L21/205

CPC classification number: C23C16/52 ,  C23C16/042 ,  C23C16/481 ,  C23C16/54

Abstract: A high-speed high-vacuum chemical vapor deposition apparatus is provided to perform a growing process in an atom unit at low temperature by reducing contents of oxygen and carbon. A high-speed high-vacuum chemical vapor deposition apparatus includes an epitaxial growth chamber(3), a wafer transfer chamber(2), a surface processing chamber(4), a RAO chamber(5), a loadlock chamber(1). An epitaxial growth process is performed in the epitaxial growth chamber. The wafer transfer chamber includes a transfer unit for transferring a wafer. The surface processing chamber is installed at a lateral surface of the wafer transfer chamber. The surface processing chamber processes a surface of the wafer. The RAO chamber is installed at a lateral surface of the wafer transfer chamber. The RAO chamber is formed to protect a surface of an epitaxial layer. The loadlock chamber is installed at a lateral surface of the wafer transfer chamber. The wafer is inputted into or outputted from the loadlock chamber.

Abstract translation: 提供高速高真空化学气相沉积装置，通过减少氧和碳的含量，在低温下在原子单元中进行生长过程。 高速高真空化学气相沉积装置包括外延生长室（3），晶片传送室（2），表面处理室（4），RAO室（5），负荷室（1））。 在外延生长室中进行外延生长处理。 晶片传送室包括用于传送晶片的转印单元。 表面处理室安装在晶片传送室的侧面。 表面处理室处理晶片的表面。 RAO室安装在晶片传送室的侧表面。 形成RAO室以保护外延层的表面。 负载锁定室安装在晶片传送室的侧面。 晶片被输入或从负载锁定室输出。

公开(公告)号：KR100817403B1

公开(公告)日：2008-03-27

申请号：KR1020060114454

申请日：2006-11-20

Applicant: 전북대학교산학협력단

Inventor： 심규환 ,  최상식 ,  최아람

IPC: H01L29/737

CPC classification number: H01L29/7378 ,  H01L21/02381 ,  H01L21/02387 ,  H01L21/02532 ,  H01L21/02538 ,  H01L21/0262 ,  H01L21/8249 ,  H01L29/045 ,  H01L29/0826 ,  H01L29/1004 ,  H01L29/165 ,  H01L29/205 ,  H01L29/66242

Abstract: A semiconductor device structure is provided to vary the physical and electrical characteristics of a semiconductor layer by additionally applying compressive stress or tensile stress from the outside. A bipolar semiconductor device of a heterojunction structure includes an emitter(211), an intrinsic base(212), a collector(213) and an insulation layer sidewall. A base for applying stress is selectively and epitaxially grown to apply local stress to the semiconductor device. The base can have a (311) slope(218) by a self-aligned epitaxial growth method. The semiconductor device structure can include an insulation layer(215) for applying stress that additionally applies local stress to the semiconductor device.

Abstract translation: 提供半导体器件结构，通过从外部额外施加压应力或拉伸应力来改变半导体层的物理和电特性。 异质结结构的双极半导体器件包括发射极（211），本征基极（212），集电极（213）和绝缘层侧壁。 用于施加应力的基底被选择性地并外延生长以将半导体器件施加局部应力。 基底可以通过自对准外延生长法具有（311）斜率（218）。 半导体器件结构可以包括用于施加另外对半导体器件施加局部应力的应力的绝缘层（215）。

公开(公告)号：KR100937587B1

公开(公告)日：2010-01-20

申请号：KR1020070129770

申请日：2007-12-13

Applicant: 한국전자통신연구원 ,  전북대학교산학협력단

Inventor： 서동우 ,  김경옥 ,  심규환 ,  최아람 ,  최상식

IPC: H01L31/10

Abstract: 광 감지 소자 및 그 형성 방법을 제공한다. 이 소자는 반도체 기판 내에 형성되고, 상부면의 중앙부에 리세스된 영역을 갖는 제1 도핑된 반도체층을 포함한다. 리세스 영역의 내면 상에 제1 진성 반도체층 및 다중 양자 우물층이 차례로 적층된다. 다중 양자 우물층 상에 제2 진성 반도체층이 배치되고, 제2 진성 반도체층 상에 제2 도핑된 반도체층이 배치된다. 제2 도핑된 반도체층은 제1 도핑된 반도체층과 다른 타입의 도펀트로 도핑된다.

公开(公告)号：KR100839786B1

公开(公告)日：2008-06-19

申请号：KR1020060091044

申请日：2006-09-20

Applicant: 전북대학교산학협력단

Inventor： 심규환 ,  김재연 ,  양전욱 ,  최상식 ,  최아람

IPC: H01L29/737

Abstract: 본 발명은 SiGe 반도체 소자 구조 및 그 제조방법을 제공하기 위한 것으로, SiGe 반도체 소자 구조에 있어서, 기판을 콜렉터 전극으로 사용하며, 상기 기판과 금속배선의 정전용량을 줄이도록 언도프트 Si(undoped-Si)층을 이용하여 서브-콜렉터를 형성시키고, 프론트-배리어 SiGe층을 베이스에 삽입시켜 구성함으로서, SiGe HBT에서 고농도 Ge의 프론트-배리어를 적용한 베이스 구조를 채용하여 도핑되는 불순물의 분포를 매우 얇은 영역에서 정확하게 제어하고, 에미터-베이스 접합에서 밴드갭도 정확하고 재현성 있게 제어하여 전류의 이득특성과 제어의 정확성을 향상시켜 소자의 선형성과 신뢰성을 높일 수 있게 되는 것이다.
SiGe, 반도체 소자 구조, 서브-콜렉터(sub-collector), 실리콘 캡, 프론트 배리어

公开(公告)号：KR1020090062483A

公开(公告)日：2009-06-17

申请号：KR1020070129770

申请日：2007-12-13

Applicant: 한국전자통신연구원 ,  전북대학교산학협력단

Inventor： 서동우 ,  김경옥 ,  심규환 ,  최아람 ,  최상식

IPC: H01L31/10

CPC classification number: H01L31/10 ,  H01L31/022425 ,  H01L31/02366 ,  H01L31/18

Abstract: A photo detecting device and a method for forming the same are provided to maximize an optical absorption rate by interposing a multi quantum well layer between a first intrinsic semiconductor layer and a second intrinsic semiconductor. A device isolation pattern(102) limiting an active area is arranged in a semiconductor substrate(100). A first doped semiconductor layer(105) with a recessed area(112) is arranged in the active area. A first intrinsic semiconductor layer(115) is arranged in the recessed area. A multiple quantum well(120) is arranged in the upper part of the first intrinsic semiconductor layer and the recessed area. A second intrinsic semiconductor layer is arranged in the upper part of the multiple quantum well layer. A second doped semiconductor layer(130) is arranged in the upper part of the second intrinsic semiconductor layer. The first doped semiconductor layer and the second doped semiconductor layer are doped with the different type dopants.

Abstract translation: 提供一种光检测装置及其形成方法，以通过在第一本征半导体层和第二本征半导体之间插入多量子阱层来最大化光吸收率。 在半导体衬底（100）中布置限制有源区的器件隔离图案（102）。 具有凹陷区域（112）的第一掺杂半导体层（105）布置在有源区域中。 第一本征半导体层（115）布置在凹陷区域中。 多量子阱（120）布置在第一本征半导体层的上部和凹陷区域中。 第二本征半导体层布置在多量子阱层的上部。 第二掺杂半导体层（130）布置在第二本征半导体层的上部。 第一掺杂半导体层和第二掺杂半导体层掺杂有不同类型的掺杂剂。

公开(公告)号：KR1020080026279A

公开(公告)日：2008-03-25

申请号：KR1020060091044

申请日：2006-09-20

Applicant: 전북대학교산학협력단

Inventor： 심규환 ,  김재연 ,  양전욱 ,  최상식 ,  최아람

IPC: H01L29/737

CPC classification number: H01L29/1004 ,  H01L29/0821 ,  H01L29/66242

Abstract: A SiGe semiconductor device structure and a method for manufacturing the same are provided to enhance the reliability of elements by precisely controlling band gap in emitter-base junction. A SiGe semiconductor device structure, which is formed by inserting a front-barrier SiGe layer into a base, utilizes a substrate as a collector electrode, and forms sub-collectors using an undoped-Si layer(318) so as to reduce the capacitance of the substrate and metal lines. The sub-collectors include a first sub-collector(311) of a wide lower part with low resistance and a second sub-collector(312) of an upper part with an abrupt density slope.

Abstract translation: 提供SiGe半导体器件结构及其制造方法，以通过精确控制发射极 - 基极结中的带隙来提高元件的可靠性。 通过将前阻挡SiGe层插入基底而形成的SiGe半导体器件结构利用基板作为集电极，并使用未掺杂的Si层（318）形成分集电极，以便降低电容 基板和金属线。 副集电体包括具有低电阻的较宽下部的第一副集电极（311）和具有突然密度斜率的上部的第二子集电极（312）。