公开(公告)号：KR1020050117321A

公开(公告)日：2005-12-14

申请号：KR1020040042605

申请日：2004-06-10

Applicant: 전자부품연구원

Inventor： 이대성 ,  박효덕 ,  김규철 ,  도형욱

IPC: H03M1/38

CPC classification number: H03M1/38 ,  H03M1/1205 ,  H03M1/14 ,  H03M2201/2233 ,  H03M2201/62 ,  H03M2201/93

Abstract: 본 발명은 N 비트 축차근사형 아날로그-디지털 변환 장치(SAR ADC)에 관한 것으로서, 상기 아날로그 신호를 입력받고 N 비트의 디지털 코드에 따라 기준 전압을 분배하여 입력 신호와 비교하며, 상기 비교 결과에 따라 입력 신호에 대응하는 N 비트의 디지털 코드를 비트별로 순차적으로 판정하는 N 비트 축차근사형 아날로그-디지털 변환기와, 상기 N 비트 축차근사형 아날로그-디지털 변환기에 의해 N 비트의 디지털 코드 판정이 완료되면, 판정 오차를 N 비트 축차근사형 아날로그-디지털 변환기에 입력하고 상기 기준 전압을 2
N 배로 분주하며 디지털 코드의 판정이 완료될 때까지 후속 비트를 순차적으로 판정하도록 상기 N 비트 축차근사형 아날로그-디지털 변환기를 제어하는 제어 수단을 포함한다. 본 발명에 따르면, SAR ADC를 단위 블록으로 사용하여 보다 큰 해상도의 SAR ADC를 용이하게 구현할 수 있으며, SAR ADC에서 사용되는 캐패시터의 수와 면적을 감소시켜서 높은 해상도의 SAR ADC를 적은 면적으로 구현할 수 있다.

公开(公告)号：KR100696945B1

公开(公告)日：2007-03-20

申请号：KR1020040042605

申请日：2004-06-10

Applicant: 전자부품연구원

Inventor： 이대성 ,  박효덕 ,  김규철 ,  도형욱

IPC: H03M1/38

Abstract: 본 발명은 N 비트 축차근사형 아날로그-디지털 변환 장치(SAR ADC)에 관한 것으로서, 상기 아날로그 신호를 입력받고, N 비트의 디지털 코드에 따라 기준 전압을 분배하여 입력 신호와 비교하며, 상기 비교 결과에 따라 입력 신호에 대응하는 N 비트의 디지털 코드를 비트별로 순차적으로 판정하는 N 비트 축차근사형 아날로그-디지털 변환기와, 상기 N 비트 축차근사형 아날로그-디지털 변환기에 의해 N 비트의 디지털 코드 판정이 완료되면, 판정 오차를 N 비트 축차근사형 아날로그-디지털 변환기에 입력하고 상기 기준 전압을 2
N 배로 분주하며, 상기 M 비트 디지털 코드의 판정이 완료될 때까지 후속 비트를 순차적으로 판정하도록 상기 N 비트 축차근사형 아날로그-디지털 변환기를 제어하는 제어 수단과, N 비트 판정이 완료되면, 상기 제어 수단의 제어에 의하여 상기 판정 오차를 인출하여 저장하고, 그 저장된 전압을 상기 N 비트 축차근사형 아날로그-디지털 변환기의 캐패시터 어레이에 입력하는 저장 수단을 포함한다.본 발명에 따르면, SAR ADC를 단위 블록으로 사용하여 보다 큰 해상도의 SAR ADC를 용이하게 구현할 수 있으며, SAR ADC에서 사용되는 캐패시터의 수와 면적을 감소시켜서 높은 해상도의 SAR ADC를 적은 면적으로 구현할 수 있다.
아날로그-디지털 변환, 축차 근사, 이진 가중, 캐패시터 어레이, ADC, SAR