-
-
-
公开(公告)号：KR100179404B1
公开(公告)日：1999-05-15
申请号：KR1019940001622
申请日：1994-01-29
Applicant: 파나소닉 주식회사
IPC: H05K3/46
CPC classification number: H05K3/4007 , H01L21/4853 , H01L21/4867 , H01L2224/48091 , H01L2224/48227 , H01L2924/01087 , H01L2924/09701 , H01L2924/19105 , H05K1/0306 , H05K1/092 , H05K3/4611 , H05K3/4629 , H05K2201/035 , H05K2201/0367 , Y10T29/49163 , Y10T428/24273 , Y10T428/24917 , Y10T428/24926 , H01L2924/00014
Abstract: 본 발명은 반도체 LSI, 칩부품 등을 탑재한, 땜납브리지가 발생하기 어렵고, 또한 고신뢰성을 가진 세라믹 기판 및 그 제조방법의 제공을 목적으로 한 것이며, 그 구성에 있어서 기판구성그린시트(3)와 돌기물구성용그린시트(4)를 구멍 뚫기하는 공정과, 상기 구멍을 도체페이스트에 의해서 메우는 공정과, 기판구성용 그린시트에 배선패턴(5)을 형성하는 공정과, 상기 돌기물구성용그린시트를 최외층, 기판구성용 그린시트를 내층으로 해서 적층하는 공정과, 상기 적층체를 소성하는 공정과, 상기 소성물의 최외층을 제거하는 공정에 의해, 도체로 이루어진 돌기물(1)을 세라믹배선기판의 제작 시에 형성하는 것이 가능하게 되었다. 도체로 이루어진 돌기물을 외부접속단자로 함으로써, 돌기물을 가진 세라믹기판과 다른 임의의 기판과의 접속간격을 넓게 할 수 있고, 기판접속 시에 발생하는 땜납브리지 등의 문제를 없애는 것이 가능하게 되는 것이다.
-
公开(公告)号：KR1019940006154A
公开(公告)日：1994-03-23
申请号：KR1019930008206
申请日：1993-05-13
Applicant: 파나소닉 주식회사
IPC: H01L23/29
Abstract: 본 발명의 목절은 내충도체와 바이어도체와 바이어구멍을 헝성하는 절연층이 밀착한 세라믹다층 기판을 얻기 위한 바이어용 도체페이스트조성물에 관한 것이며, 그것은 도체재료분말 30.0∼70.0중량%와 연화온도가 절연재료의 소결개시온도보다도 높은 온도의 유리분말 혹은 유리전이온도가 절연재료의 소결개시온도 보다도 높은 온도의 결정화 유리세라믹분말중 어느 한쪽을 30.0∼70.0중량%로 이루어지는 무기성분과, 적어도 유기바인더와 용제로 이루어지는 유기비히클성분을 구비한 바이어용 도체페이스트조성물로서, 소성과정에서 바이어구멍을 형성하는 절연재료가 소결하여 바이어구멍이 형성된 후에, 바이어구멍내부의 바이어도체 재료속의 유리성분이 연화, 용융하여 바이어도체가 소결하므로, 바이어도체와 내충도체 사이에서의 단선이나 이어구멍 내부에 틈이 발생하지 않고, 바이어구멍에 단단히 밀착한 치밀한 구조의 바이어도체를 형성할 수 있다. 도전성분으로서는, 절연층 재료와 배선도체재료의 종류 및 그것에 의해서 요청되는 열처리프로세스조건에 따라서, Cu, CuO, Ag, Pd, Ag-Pd, Pt, Pt-Pd, Au, Ni, Ru, Ru0
2 등을 선택해서 사용할 수 있는 것을 특징으로 한것이다.-
-
Patent Agency Ranking
-
公开(公告)号：KR1019940020875A
公开(公告)日：1994-09-16
申请号：KR1019940001622
申请日：1994-01-29
Applicant: 파나소닉 주식회사
IPC: H05K3/46
Abstract: 본 발명은 반도체 LSI, 칩부품등을 탑재한, 땜납브리지가 발생하기 어렵고, 또한 고신뢰성을 가진 세라믹기판 및 그 제조방법의 제공을 목적으로 한것이며, 그 구성에 있어서 기판구성 그린시트⑶와 돌기물 구성용 그린시트⑷를 구멍뚫기하는 공정과, 상기 구멍을 도체페이스트에 의해서 메우는 공정과, 기판구성용 그린시트에 배선패턴⑸을 형성하는 공정과, 상기 돌기물 구성용 그린시트를 최외층, 기판구성용 그린시트를 내층으로 해서 적층하는 공정과, 상기 적층체를 소성하는 공정과, 상기 소성물의 최외층을 제거하는 공정에 의해, 도체로 이루어진 돌기물⑴을 세라믹배선기판의 제작시에 형성하는 것이 가능하게 되었다. 도체로 이루어진 돌기물을 외부접속단자로 하므로써, 돌기물을 가진 세라믹기판과 다른 임의의 기판과의 접속간격을 넓게할 수 있고, 기판접속시에 발생하는 땜납브리지등의 문제를 없애는 것이 가능하게되는 것이다.
-
公开(公告)号：KR100898451B1
公开(公告)日：2009-05-21
申请号：KR1020030054247
申请日：2003-08-06
Applicant: 파나소닉 주식회사
IPC: H05K3/20
CPC classification number: H05K3/205 , H01L21/4867 , H01L25/105 , H01L2224/73204 , H01L2225/1035 , H05K1/185 , H05K1/187 , H05K3/207 , H05K2203/0568 , Y10T29/49117 , Y10T29/49155 , Y10T29/49158 , Y10T29/4916 , Y10T29/49165
Abstract: 본 발명은 단축된 공정으로 회로 패턴을 형성할 수 있으며 패턴 전사를 안정적으로 수행할 수 있는 회로 기판을 제조하는 방법을 제공한다. 본 발명의 회로 기판 제조 방법은 회로 패턴이 형성되고 도전체 또는 절연체로 이루어진 레지스트층을 캐리어상에 중첩시키는 단계와, 회로 패턴을 도전성 재료로 충전하는 단계와, 캐리어로부터 레지스트층을 제거하는 단계와, 회로 패턴에 충전된 도전성 재료를 절연성 재료로 전사하는 단계를 포함한다.
캐리어, 이형층, 회로 기판, 회로 패턴, 캐비티-
公开(公告)号：KR1020040014287A
公开(公告)日：2004-02-14
申请号：KR1020030054247
申请日：2003-08-06
Applicant: 파나소닉 주식회사
IPC: H05K3/20
CPC classification number: H05K3/205 , H01L21/4867 , H01L25/105 , H01L2224/73204 , H01L2225/1035 , H05K1/185 , H05K1/187 , H05K3/207 , H05K2203/0568 , Y10T29/49117 , Y10T29/49155 , Y10T29/49158 , Y10T29/4916 , Y10T29/49165
Abstract: PURPOSE: A method of manufacturing a circuit board is provided to be capable of forming a circuit pattern in a short process and capable of performing pattern transfer with stability. CONSTITUTION: A method of manufacturing a circuit board comprises a step of superposing on a supporting member(101), a pattern layer(103) in which circuit pattern cavities are formed in correspondence with a desired circuit pattern(102), and which is formed of a conductor or an insulator, a step of filling the circuit pattern cavities with an electroconductive material, a step of removing the pattern layer from the supporting member after filling with the electroconductive material, and a step of transferring into an insulating material the circuit pattern formed by filling the circuit pattern cavities with the electroconductive material. A mold release layer(110) is formed on the supporting member(101) before the pattern layer is superposed on the supporting member.
Abstract translation: 目的：提供一种制造电路板的方法，以便能够在短时间内形成电路图案并且能够稳定地进行图案转印。 构成：制造电路板的方法包括在支撑构件（101）上叠置图案层（103）的步骤，其中形成电路图案空腔以对应于期望的电路图案（102）形成，并形成 导体或绝缘体的步骤，用导电材料填充电路图形空腔的步骤，在填充导电材料之后从支撑构件上去除图案层的步骤以及将电路图案转移到绝缘材料中的步骤 通过用导电材料填充电路图案腔而形成。 在图案层叠置在支撑构件上之前，在支撑构件（101）上形成脱模层（110）。
-
公开(公告)号：KR100157238B1
公开(公告)日：1998-11-16
申请号：KR1019940009968
申请日：1994-05-07
Applicant: 파나소닉 주식회사
IPC: H01B1/16
CPC classification number: H01L23/49883 , H01L21/486 , H01L2924/0002 , H01L2924/09701 , H05K1/092 , H01L2924/00
Abstract: 본 발명은 LSI, IC나 칩부품을 탑재한 세라믹다층배선기판의 배선층간의 접속에 사용되는 도체페이스트조성물에 관한 것으로서, 세라믹배선판의 배선층간의 접속에 사용되는 도체페이스트조성물에 있어서, 세라믹배선판의 배선층간의 접속에 사용되는 도체페이스트조성물에 있어서, 충전공정에서, 비어구멍내부의 도체페이스트조성물의 중앙부가 레벨링작용에 의해 꺼지는데 다른 충전불량을 해결하는 것을 목적으로 한 것이며, 그 구성에 있어서, 세라믹배선기판(4)의 비어구멍(2)의 충전에 사용되는 도체페이스트조성물(1)에 있어서, 적어도 도체재료분말과 유리분말로 이루어진 무기성분 75.0~90.0중량%와, 적어도 유기바인더와 용제로 이루어진 유기비히클성분 9.0~20.0중량%와, 금속유기화합물용액 0.5~5.0중량%을 구비한 것을 특징으로 한 것이며, 그중 � ��속유기화합물성분을 혼합하므로서, 금속유기화합물성분이, 도체재료분말, 유리분말, 유기비히클에 작용해서 틱소비가 크게되어, 자연유동과 같은 저속도의 변형에 대한 점도는 높으나, 힘을 가한 고속도의 변형에 대한 점도는 낮아진다. 이 결과, 비어구멍내부에서의 레벨링작용에 의해서 도체페이스트조성물의 중앙부가 꺼지지 않도록 자연유동점도를 크게해도, 도체페이스트 조성물을 비어구멍에 충전할때의 저항이 작아지며, 비어구멍에 대한 충전작업이 용이하여 충전부족이 없어지고, 또한, 비어구멍내부의 도체페이스트의 중앙부가 꺼지는 충전불량이 없어진다.
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.021 seconds)
