-
公开(公告)号：WO2023043008A1
公开(公告)日：2023-03-23
申请号：PCT/KR2022/008847
申请日：2022-06-22
Applicant: 포항공과대학교 산학협력단
IPC: B41J2/045 , G01N21/85 , B41J29/393 , G05B13/02
Abstract: 본 명세서는 강화학습을 이용하여 잉크젯 프린팅에서 이상적인 액적 토출을 만들도록 구동 파형을 최적 제어하고 액적 토출의 변화에 따라 구동 파형을 조절해 이상적인 액적 토출을 유지하도록 적응형 제어를 하는 장치 및 방법을 개시한다. 액적 토출 모니터링 시스템을 통해 액적 토출을 관찰하고 액적 토출 상태에 따라 긍정적 보상과 부정적 보상을 주는 학습을 반복하여 최대한 긍정적인 보상을 받도록 스스로 학습하는 강화학습 기술을 토대로 액적 토출 최적 제어 및 적응형 제어가 가능하다.
-
公开(公告)号：WO2021261806A1
公开(公告)日：2021-12-30
申请号：PCT/KR2021/007109
申请日：2021-06-08
Applicant: 포항공과대학교 산학협력단
Abstract: 본 명세서에 따른 잉크젯 프린팅 구동 파형 조정 장치 및 방법은 다양한 조건의 잉크의 유체적 특성과 구동 파형에 따른 액적 토출 현상을 초고속 이미징 시스템을 통하여 다량의 이미지 데이터를 확보한 후 컴퓨터 비전 기술을 이용하여 이미지에서 액적 속도 및 액적 개수 등 액적 토출 특성을 추출한다. 기계 학습 모델의 입력값으로 잉크의 유체적 특성과 구동 파형을 이용하고 액적 토출 특성을 학습 모델의 예측값으로 설정하여 학습 모델을 구축한다. 구축된 학습 모델을 통해 예측한 값을 기반으로 최적화 알고리즘을 활용하여 실제로 잉크를 토출 해보지 않더라고 구동 파형을 최적 설계할 수 있다.
-
公开(公告)号：WO2020111503A1
公开(公告)日：2020-06-04
申请号：PCT/KR2019/013332
申请日：2019-10-11
Applicant: 포항공과대학교 산학협력단
Abstract: 본 발명은 쉘부 및 코어부를 포함하는 코어-쉘 구조체에 있어서, 상기 쉘부는 외부로부터 내부로 차례로 위치하는 n개의 쉘을 포함하고, 상기 코어부는 상기 쉘부의 내부에 위치하는 코어를 포함하고, n은 1 내지 30의 자연수 중 어느 하나이고, n은 1인 경우, 1번째 쉘의 내부에 인접하여 상기 코어가 위치하고, n은 2 내지 30의 자연수 중 어느 하나인 경우 n-1번째 쉘의 내부에 인접하여 n번째 쉘이 위치하고, 상기 n번째 쉘이 빈 공간이거나, 또는 제n 세포외 기질 및 제n 세포 중 1종 이상을 포함하는 하이드로겔이고, 상기 코어가 빈 공간이거나, 또는 코어용 세포외 기질 및 코어용 세포 중 1종 이상을 포함하는 하이드로겔이고, 상기 코어 및 n개의 쉘 중 서로 접하는 2종은 동시에 빈 공간은 아니고, 상기 코어 및 n개의 쉘 중 서로 접하는 2종의 밀도는 같거나 다른 것인 코어-쉘 구조체에 관한 것이다. 이에 의하여 위, 장, 방광, 폐와 같은 강관 구조를 모사할 수 있다.
-
公开(公告)号：KR101905717B1
公开(公告)日：2018-11-21
申请号：KR1020170027005
申请日：2017-03-02
Applicant: 포항공과대학교 산학협력단
IPC: H01L27/12 , H01L27/28 , H01L29/786
CPC classification number: H01L29/78648 , H01L27/0688 , H01L27/281 , H01L29/7869 , H01L51/0035 , H01L51/052 , H01L51/0554 , H01L51/0558 , H03K19/0948 , H03K19/20 , H03K19/215
Abstract: 기판, 기판상에위치하는제1 듀얼게이트박막트랜지스터; 상기제1 듀얼게이트트랜지스터상에위치하는제2 듀얼게이트박막트랜지스터; 및상기제2 듀얼게이트박막트랜지스터상에위치하는제3 듀얼게이트박막트랜지스터를포함하고, 상기제1 듀얼게이트박막트랜지스터, 제2 듀얼게이트박막트랜지스터및 제3 듀얼게이트박막트랜지스터는서로전기적으로연결되는삼차원적층구조의듀얼게이트박막트랜지스터논리회로에관한것으로, 본발명에따르면듀얼게이트박막트랜지스터여러층을삼차원으로적층하여듀얼게이트구조와박막트랜지스터의장점들을한꺼번에가져옴과동시에집적도를비약적으로향상시킬수 있으며, 또한, 하나의단위논리게이트가하나의트랜지스터면적에제작되어배선과회로설계가훨씬간단해지는효과가있다.
-
5.发明授权적층체, 고립된 금속 패턴의 양극 산화 처리 방법, 및 그 방법을 이용한 유기박막 트랜지스터 회로의 제조방법 有权层压体，对分离的金属图案进行阳极氧化的方法，以及使用该方法制造有机薄膜晶体管电路的方法
公开(公告)号：KR101755239B1
公开(公告)日：2017-07-19
申请号：KR1020150131724
申请日：2015-09-17
Applicant: 포항공과대학교 산학협력단
Abstract: 본발명은절연성필름; 상기절연성필름상에전도성필름; 상기전도성필름상에기판; 및상기기판상에형성된복수의금속패턴; 을포함하고, 상기기판은복수의비아홀을포함하고, 상기복수의비아홀에전도성물질이충전된복수의전도성매립부를포함하며, 상기복수의금속패턴은상기전도성필름과상기전도성매립부에의해전기적으로연결된적층체를제공한다. 이와같은적층체를이용한양극산화처리방법은기판상에형성된복수의고립된금속패턴을기판의상기금속패턴이형성된면의반대면에복수의금속패턴을전기적으로일부또는전부연결하는전도성박막을통해일시적으로전기적연결시켜금속산화시킴으로써한번에용이한방법으로상기금속패턴상에산화막을형성할수 있다.
Abstract translation: 绝缘膜本发明涉及绝缘膜， 绝缘膜上的导电膜; 导电膜上的基板; 并且在衬底上形成多个金属图案; A，其中，所述基板包括多个通孔的方法，包括通孔多个导电掩埋的导电材料填充部的多个，所述多个电金属图案由所述导电膜的一部分和该导电掩埋包括 由此提供连接的层压件。 使用的层叠体，例如通过一个导电薄膜用于连接到多个金属图案的多个形成在基板上，以与所述基板的所述金属图案形成的表面的相反侧分离的金属图案的电性部分或全部的阳极氧化法 通过电连接暂时氧化金属，可以以简单的方式一次性在金属图案上形成氧化膜。
-
Patent Agency Ranking
-
公开(公告)号：KR102201030B1
公开(公告)日：2021-01-11
申请号：KR1020190053748
申请日：2019-05-08
Applicant: 포항공과대학교 산학협력단
Abstract: 인공유두층을포함하는인공조직, 인공피부및 그의제조방법이개시된다. 상기인공조직은제1 세포외기질을포함하는세포외기질층; 및상기세포외기질층상에형성되고, 단수또는복수의돌기(papilla)를포함하는인공유두층(artificial papillary layer);을포함하고, 상기돌기는세포및 제2 세포외기질을포함함으로써, 기존인공조직이가지는편평한표피의구조적한계를해결할수 있고, 생리학적인체모사성이뛰어나며인체내 미세요철구조를가지는다른조직및 장기를만드는데에활용할수 있다.
-
-
公开(公告)号：KR102040887B1
公开(公告)日：2019-11-05
申请号：KR1020180036672
申请日：2018-03-29
Applicant: 포항공과대학교 산학협력단 , 재단법인 나노기반소프트일렉트로닉스연구단
IPC: G01L1/14 , H01L41/113 , H01L41/193 , H01L41/22
-
公开(公告)号：KR1020170078373A
公开(公告)日：2017-07-07
申请号：KR1020150188828
申请日：2015-12-29
Applicant: 포항공과대학교 산학협력단 , 재단법인 나노기반소프트일렉트로닉스연구단
Abstract: 게이트전극, 소스전극및 드레인전극을각각갖는 6개의박막트랜지스터로구성되는정적램코어셀이고, 정적램코어셀은비트라인과워드라인에각각연결되어데이터의기록및 독출을선택하는 2개의스위칭용박막트랜지스터; 및전원전압(Vdd) 또는접지전압(Vss)에연결되어데이터가기록및 독출되는 4개의데이터저장용박막트랜지스터를포함하고, 정적램코어셀은 6개의박막트랜지스터중에서선택된 2개의박막트랜지스터를포함하는제1 트랜지스터층; 제1 트랜지스터층상에위치하고, 나머지 4개의박막트랜지스터중에서선택된 2개의박막트랜지스터를포함하는제2 트랜지스터층; 및제2 트랜지스터층상에위치하고, 나머지 2개의박막트랜지스터를포함하는제3 트랜지스터층;을포함하고, 제1 트랜지스터층의 1종이상의전극과제2 트랜지스터층의 1종이상의전극이전기적연결되고, 제2 트랜지스터층의 1종이상의전극과제3 트랜지스터층의 1종이상의전극이전기적연결된것인수직적층구조의 3차원정적램코어셀이제공된다. 이에의하여, 본발명의수직적층구조의 3차원정적램코어셀은동일한평면상에동일한타입의유기트랜지스터를배치하여수직으로적층시킴으로써메모리소자제조시상이한타입의유기트랜지스터를형성하기위한복잡한패터닝공정을생략하고, 메모리소자가차지하는면적을줄여반도체회로의집적도를향상시킬수 있다.
Abstract translation: 包括每一个都具有栅极电极，源极电极和分别漏电极，SRAM核心单元为被连接到所述位线和字线上的两个开关选择记录和读取数据6个薄膜晶体管的SRAM核心单元 薄膜晶体管; 并且被连接到电源电压（Vdd）或接地电压（VSS）的数据包括要被写入的四个数据存储薄膜晶体管和读出，从六个TFT选自包括两个薄膜晶体管的SRAM核心单元 第一晶体管层; 第二晶体管层，位于所述第一晶体管层上并且包括从剩余的四个薄膜晶体管中选择的两个薄膜晶体管; Mitje第二晶体管位于该层上，包括另外两个薄膜晶体管的第三晶体管层包括，并且在第一晶体管层的第一纸张并电连接到第二晶体管的电极分配第二晶体管层中的所述一个部件上的电极 提供垂直层结构的三维静态柱塞芯单元，其中三晶体管层的一个或多个纸层上的电极电连接。 以这种方式，本发明的垂直层结构的三维SRAM核心单元是用于通过将相同类型的有机晶体管中垂直堆叠在同一平面制造存储元件形成的不同类型的有机晶体管的复合构图步骤 存储元件占据的面积可以减小，并且可以提高半导体电路的集成度。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.027 seconds)
