Abstract:
본 발명에 따른 2차원 반도체는, 제1 영역 및 상기 제1 영역에 인접하는 제2 영역을 갖는 2차원 전이금속 칼코겐화합물 막을 포함하되, 상기 제1 영역은 제1 도전형을 갖고, 상기 제2 영역은 상기 제1 도전형과 다른 제2 도전형을 가지며, 상기 제1 영역은 산소 원자가 도핑되어 있다.
Abstract:
2차원 이종 접합 구조 및 방법에 대하여 개시한다. 본 발명에 따른 2차원 이종 접합 구조는 제1 면저항 값을 가지며, 기판의 평면 상에 위치하는 제1 층; 및 상기 제1 면저항 값과 다른 제2 면저항 값을 가지며, 상기 제1 층의 측면에 위치하는 에피층인 제2 층;을 포함하는 것을 특징으로 한다. 또한, 본 발명에 따른 2차원 이종 접합 방법은 제1 면저항 값을 가지며, 기판의 평면 상에 위치하는 제1 층; 및 상기 제1 면저항 값과 다른 제2 면저항 값을 가지며, 상기 제1 층의 측면에 위치하는 에피층인 제2 층;을 포함하는 것을 특징으로 한다.
Abstract:
본 발명은 니켈 실리사이드 나노 선(wire)을 제조함에 있어서 그 밀도를 조절할 수 있고 직경을 균일하게 할 수 있는 니켈 실리사이드 나노 구조체의 대면적 형성방법에 관한 것이다. 본 발명에 따른 니켈 실리사이드 나노 구조체 형성방법은 니켈층과 실리콘을 포함하는 반응 기체 간의 합성 전에, 니켈층의 표면에 형성된 산화막에 대해 산화 또는 환원처리를 하여 산화막의 양을 조절함으로써, 합성시 형성되는 니켈 실리사이드 나노 구조체의 밀도가 조절되도록 하는 것을 특징으로 한다. 니켈 실리사이드, 나노 구조체
Abstract:
본 발명은 기판에 대해 실질적으로 수직한 나노 와이어를 형성하기 위한 나노 디바이스의 제조 방법 및 그 제조 장치에 관한 것이다. 본 발명에 따른 나노 디바이스의 제조 방법은 챔버 내에 실리콘 소스 가스를 공급하는 단계, 챔버 내에 수납된 기판의 온도를 실리콘 소스 가스의 온도와 별개로 제어하는 단계, 기판의 온도를 제어하여 기판 위에 온도 구배를 형성하는 단계, 및 온도 구배에 따라 기판의 판면에 실질적으로 수직인 방향으로 뻗은 실리콘 나노 와이어를 형성하는 단계를 포함한다. 실리콘 나노 와이어, 화학기상증착법, 냉각관, 석영기판
Abstract:
본 발명은 광전류 및 광전압을 측정하고 이미징하는 장치에 관한 것으로 파장의 변화가 가능한 레이저가 샘플에 도달하면서 발생하게 되는 광전류와 샘플에서 반사된 레이저로부터 이미지 전압신호를 출력하게 되고, 상기 광전류와 이미지 전압신호는 로크인 앰프와 같은 검출부를 사용하여 노이즈를 제거하게 되는데, 이때 샘플이 배치된 스테이지는 100nm 간격으로 XY방향의 이동이 가능하여 스테이지를 이동하면서 샘플의 광전류 및 이미지 전압신호 출력을 연속적으로 측정하게 되고 이를 컴퓨터상에 데이터화하여 광전류 이미지 및 반사 이미지를 얻을 수 있게 되는 광전류 및 광전압을 측정하고 이미징하는 장치에 관한 것이다.
Abstract:
PURPOSE: A fabrication method of a poly-Si thin film and a poly-Si thin film transistor using single crystalline SI nano-wire seed template are provided to reduce crystallization temperature and improve electron mobility by using a single-crystal silicon nano-wire as a template of solid phase epitaxy of an amorphous silicon. CONSTITUTION: A plurality of single-crystal silicon nano-wires are arranged in the substrate. An amorphous silicon thin film is deposited on the arrangement of the single-crystal silicon nano-wire. The solid epitaxy of the deposited amorphous silicon is induced from the single-crystal silicon nano-wire through annealing and the amorphous silicon is crystallized. Interval between the nano-wire arranged through a position control of a catalyst forming nano-wire is controlled when the nano-wire is vertically arranged.