公开(公告)号：KR101026346B1

公开(公告)日：2011-04-04

申请号：KR1020090010374

申请日：2009-02-09

Applicant: 한국과학기술원

Inventor： 최양규 ,  김청진 ,  류승완

IPC: H01L27/115 ,  B82Y10/00

Abstract: 본 발명에 따른 금속 나노크리스탈이 삽입된 3차원 구조 비휘발성 메모리의 제조방법은 기판상에 적층된 매몰절연층상에 상기 매몰절연층 평면과 평행한 일 방향으로 연장된 실리콘 기둥을 형성하는 단계; 상기 실리콘 기둥의 중앙부의 측벽상에 터널링 절연층을 형성하는 단계; 상기 터널링 절연층 상에 금속 나노크리스탈을 균일하게 산포하도록 형성하는 단계; 상기 터널링 절연층 상에 제어절연층을 형성하되, 상기 금속 나노크리스탈이 파묻히도록 상기 제어절연층을 형성하는 단계; 상기 실리콘 기둥의 양 측단 각각에 소스 및 드레인을 형성하는 단계; 및 상기 제어절연층을 감싸도록 게이트 전극을 형성하는 단계를 포함하며, 상기 금속 나노크리스탈을 형성하는 단계는, 마이셀 용액을 제조하는 단계; 상기 마이셀 용액에 금속 선구물질을 로딩(loading)하는 단계; 상기 금속 선구물질이 로딩된 마이셀 용액에 적어도 상기 터널링 절연층을 침수시킨 뒤 일정 속도로 빼 내어 상기 터널링 절연층상에 마이셀 템플릿을 형성하는 단계; 상기 마이셀 템플릿을 산소 플라즈마처리하여 나노크리스탈을 합성하는 단계; 및 상기 나노크리스탈을 수소 분위기에서 열처리하는 단계를 포함한다.
비휘발성 메모리(Non-Volatile Memory), 금속 나노크리스탈(Metal Nanocrystal), 3차원 구조의 다중게이트(3-dimensional Multiple Gate), 이중블록공중합체(Diblock Copolymer), 마이셀 템플릿(Micellar Template)

公开(公告)号：KR100893834B1

公开(公告)日：2009-04-17

申请号：KR1020070127307

申请日：2007-12-10

Applicant: 한국과학기술원

Inventor： 최양규 ,  김청진 ,  류승완

IPC: H01L27/108 ,  H01L21/8242 ,  B82Y10/00

Abstract: 본 발명은 비휘발성 디램 소자와 그 제조방법 및 그 구동방법에 관한 것이다.
이러한 본 발명에 따른 비휘발성 디램 소자는 기판 상에 형성된 이온주입층, 이온주입층 상에 형성된 부유바디셀, 부유바디셀 좌우에 형성된 소오스와 드레인 및 부유바디셀 표면 상에 형성된 비휘발성 게이트구조체를 포함한다. 이러한 본 발명에 따르면, 전원공급이 중단되더라도 비휘발성 메모리 소자와 같이 단위 셀 안에 저장된 데이터를 유지할 수 있고, 전원공급시에는 디램과 같이 고속으로 동작할 수 있는 비휘발성 디램 소자와 그 제조방법 및 그 구동방법을 제공하는 효과가 있다.
비휘발성 메모리(Non-Volatile Memory), 디램(DRAM-Dynamic Random Access Memory), 부유 게이트(Floating Gate), SOI(Silicon On Insulator)

公开(公告)号：KR100806087B1

公开(公告)日：2008-02-21

申请号：KR1020060083271

申请日：2006-08-31

Applicant: 한국과학기술원

Inventor： 류승완 ,  최양규

IPC: H01L27/115 ,  H01L21/8247 ,  B82Y10/00

CPC classification number: H01L29/42324 ,  H01L21/265 ,  H01L29/66825 ,  H01L29/788

Abstract: A non-volatile memory and a manufacturing method thereof are provided to ensure a wide memory margin and improve a characteristic of erasing operation and storage time. A non-volatile memory includes a substrate(100) and a gate structure. The gate structure has a tunneling dielectric layer(201) formed on the substrate, a first floating gate(202) formed on the tunneling dielectric layer, an interfacial dielectric layer(203) formed on the first floating gate, a second floating gate(204) formed on the facial dielectric layer and having a work function higher than the first floating gate, a control dielectric layer(205) formed on the second floating gate and a gate electrode(206) formed on the control dielectric layer.

Abstract translation: 提供了一种非易失性存储器及其制造方法，以确保较宽的存储空间，并且提高擦除操作和存储时间的特性。 非易失性存储器包括衬底（100）和栅极结构。 所述栅极结构具有在基板上形成的隧道电介质层（201），形成在隧道电介质层上的第一浮栅（202），形成在第一浮栅上的界面电介质层（203），第二浮栅 ），其形成在所述面部介电层上并且具有高于所述第一浮动栅极的功函数，形成在所述第二浮栅上的控制电介质层（205）和形成在所述控制电介质层上的栅电极（206）。

公开(公告)号：KR1020080092603A

公开(公告)日：2008-10-16

申请号：KR1020070036124

申请日：2007-04-12

Applicant: 한국과학기술원

Inventor： 최양규 ,  이현진 ,  류승완 ,  김청진 ,  이희목 ,  전상철 ,  오재섭 ,  이기성

IPC: H01L27/108 ,  H01L27/115 ,  B82Y10/00

CPC classification number: H01L27/11551 ,  H01L21/28273 ,  H01L27/10823

Abstract: A nonvolatile DRAM(Dynamic Random Access Memory) cell with a 3-dimensional all-around gate structure, and a method for manufacturing and driving the same are provided to implement DRAM without using a capacitor through a natural floating body effect and to secure an excellent short channel effect and a punchthrough effect by forming the all-around gate structure for completely enclosing the whole surface with a gate. A nonvolatile memory unit encloses the whole surface of a part that becomes a channel of a semiconductor pillar. A gate(106) encloses the nonvolatile memory unit. A source and a drain(109,110) are respectively formed on a left and a right of the channel of the semiconductor pillar. A dielectric(101) is formed on a substrate(100). The semiconductor pillar is in parallel with the dielectric. The gate is formed on the gate. The nonvolatile memory unit includes a tunneling dielectric(103), a floating gate(104), and a control dielectric(105). The tunneling dielectric encloses the whole surface of the semiconductor pillar. The floating gate encloses the tunneling dielectric. The control dielectric encloses the floating gate.

Abstract translation: 提供具有三维全方位栅极结构的非易失性DRAM（动态随机存取存储器）单元及其制造和驱动方法，以通过自然浮体效应实现DRAM而不使用电容器并确保优异的 短沟道效应和穿透效果，通过形成用于用栅极完全包围整个表面的全面栅极结构。 非易失性存储器单元包围成为半导体柱的通道的部件的整个表面。 门（106）包围非易失性存储单元。 源极和漏极（109,110）分别形成在半导体柱的沟道的左侧和右侧。 电介质（101）形成在基板（100）上。 半导体柱与电介质平行。 门形成在门上。 非易失性存储器单元包括隧道电介质（103），浮动栅极（104）和控制电介质（105）。 隧道电介质围绕半导体柱的整个表面。 浮动栅极包围隧道电介质。 控制电介质包围浮动栅极。

公开(公告)号：KR1020100091071A

公开(公告)日：2010-08-18

申请号：KR1020090010374

申请日：2009-02-09

Applicant: 한국과학기술원

Inventor： 최양규 ,  김청진 ,  류승완

IPC: H01L27/115 ,  B82Y10/00

CPC classification number: H01L21/28273 ,  B82Y10/00 ,  H01L27/0688

Abstract: PURPOSE: A three dimensional structure of a non-volatile memory is provided to improve the memory characteristic by adopting the reduction process of an oxidized metal oxide nano-crystal. CONSTITUTION: A channel region is formed on a buried insulating layer(101). A tunneling insulating layer(103) is formed on at least one surface of the channel region. A metal nano-crystal is uniformly scattered on the surface of the tunneling insulating layer. A control insulating layer is formed on the surface of the tunneling insulating layer and buries the metal nano-crystal. A gate(107) is formed on the surface of the control insulating layer. A source and a drain are formed on the buried insulating layer to be connected with both sides of the channel region.

Abstract translation: 目的：提供一种非易失性存储器的三维结构，通过采用氧化金属氧化物纳米晶体的还原过程来改善记忆特性。 构成：在掩埋绝缘层（101）上形成沟道区。 隧道绝缘层（103）形成在沟道区域的至少一个表面上。 金属纳米晶体均匀地散布在隧道绝缘层的表面上。 在隧道绝缘层的表面上形成控制绝缘层，并埋入金属纳米晶体。 在控制绝缘层的表面上形成栅极（107）。 源极和漏极形成在掩埋绝缘层上以与沟道区域的两侧连接。

公开(公告)号：KR1020080049875A

公开(公告)日：2008-06-05

申请号：KR1020060120333

申请日：2006-12-01

Applicant: 한국과학기술원

Inventor： 최양규 ,  김성호 ,  류승완

IPC: H01L27/115 ,  H01L21/8247 ,  B82Y10/00

CPC classification number: H01L27/11521 ,  B82Y10/00 ,  H01L21/28273 ,  H01L21/76838

Abstract: A nonvolatile memory device and methods for manufacturing and driving the same are provided to improve the integration degree of a memory device and to reduce short channel effect by storing 2-bit data in the nonvolatile memory device. Protruded-type channels(100t,100rs,100ls) are formed on a substrate(100). A first tunneling dielectric(120) is formed on the channels. A first floating gate(130) is formed on the first tunneling dielectric to provide a space for storing a charge and tunneling the first tunneling dielectric from the channel. The first floating gate is buried to form a second tunneling dielectric(125) on the first tunneling dielectric. A second floating gate(135) is formed on the second tunneling dielectric to provide a space for storing charges that tunnel from the channel to the first tunneling dielectric and the second tunneling dielectric. The second floating gate is buried to form a control dielectric(140) on the second tunneling dielectric. A gate(150) is formed on the control dielectric.

Abstract translation: 提供非易失性存储器件及其制造和驱动方法，以提高存储器件的集成度，并通过将非易失性存储器件中的2位数据存储来减少短路效应。 突起型通道（100t，100rs，100ls）形成在基板（100）上。 在通道上形成第一隧道电介质（120）。 第一浮动栅极（130）形成在第一隧道电介质上以提供用于存储电荷的空间并且从沟道隧穿第一隧道电介质。 第一浮置栅极被掩埋以在第一隧道电介质上形成第二隧道电介质（125）。 第二浮动栅极（135）形成在第二隧道电介质上以提供用于存储从沟道隧穿到第一隧道电介质和第二隧道电介质的电荷的空间。 掩埋第二浮栅，以在第二隧道电介质上形成控制电介质（140）。 栅极（150）形成在控制电介质上。

公开(公告)号：KR1020060038129A

公开(公告)日：2006-05-03

申请号：KR1020040087301

申请日：2004-10-29

Applicant: 한국과학기술원

Inventor： 류승완 ,  이현진 ,  최양규

IPC: H01L27/115 ,  B82Y10/00

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L21/823437 ,  H01L27/11531

Abstract: 본 발명은 비휘발성 메모리 제작 방법 및 그 구조에 관한 것으로, 상세하게는 서로 다른 일함수를 갖는 비대칭 이중 게이트 구조를 이용한 2비트 비휘발성 메모리 제작 방법과 그 제작 방법에 의하여 제작된 비휘발성 메모리에 관한 것이다.
본 발명에 따른 비대칭적인 일함수를 갖는 이중 게이트 구조를 이용한 2비트 비휘발성 메모리 소자의 제조 방법은, (a) 실리콘 기판, 하부절연막, 실리콘 및 하드 마스크를 순차적으로 형성하는 단계; (b) 포토레지스트 패턴을 상기 기판에 형성하여 채널이 형성될 실리콘 핀과 소스/드레인이 형성될 실리콘 영역의 패턴을 실리콘과 하드 마스크에 형성하는 단계; (c) 전자의 포획을 위하여 터널링 유전막, 부유게이트, 제어 유전막을 순차적으로 성장 및 증착시키는 단계; (d) 게이트 물질을 증착 한 후, 비대칭 이중 게이트 형성을 위하여 불순물 주입 각도를 조절하여 상기 실리콘 핀 양쪽 각각의 게이트에 서로 다른 타입의 불순물을 주입하는 단계; (e) 게이트 마스크로 게이트 영역을 패터닝하는 단계; (f) 소스/드레인 영역 형성을 위하여 불순물 주입을 하는 단계; 및 (g) 화학, 기계적인 연마 공정 또는 비등방성 식각방법으로 접합된 이중 게이트를 분리하는 단계를 포함하는 것을 특징으로 한다.
핀 전계 효과 트랜지스터(FinFET), 화학.기계적 연마(CMP), 비등방성 식각방법(Anisotropic Etching), 이중 게이트(Double Gate), 이중 비트 비휘발성 메모리 소자(Double Bit Non-Volatile Memory Device),Asymmetrical Work Function, Nanocrystal Floating Gate Memory.

公开(公告)号：KR100871832B1

公开(公告)日：2008-12-03

申请号：KR1020070036124

申请日：2007-04-12

Applicant: 한국과학기술원

Inventor： 최양규 ,  이현진 ,  류승완 ,  김청진 ,  이희목 ,  전상철 ,  오재섭 ,  이기성

IPC: H01L27/108 ,  H01L27/115 ,  B82Y10/00

Abstract: 본 발명은 3차원 전면 게이트 구조를 갖는 비휘발성 디램 셀과 그 제조방법 및 그 구동방법에 관한 것이다.
이러한 본 발명에 따른 3차원 전면 게이트 구조를 갖는 비휘발성 디램 소자는 반도체기둥, 반도체기둥의 채널이 되는 부분의 전면을 둘러싸도록 형성되고, 반도체기둥의 전면을 둘러싸는 터널링절연막, 터널링절연막을 둘러싸는 부유게이트 및 부유게이트를 둘러싸는 제어절연막을 포함하는 비휘발성 메모리부, 비휘발성 메모리부를 둘러싼 게이트 및 반도체기둥의 채널 좌우에 각각 형성된 소오스와 드레인을 포함한다.
이러한 본 발명에 따르면, 전원공급이 중단되더라도 비휘발성 메모리 소자와 같이 단위 셀 안에 저장된 데이터를 유지할 수 있고, 전원공급시에는 디램 소자와 같이 고속으로 동작할 수 있는 전면게이트 구조의 비휘발성 디램 소자와 그 제조방법 및 그 구동방법을 제공하는 효과가 있다.
비휘발성 메모리(Non-Volatile Memory), 디램(DRAM-Dynamic Random Access Memory), 부유 게이트(Floating Gate), 전면 게이트

公开(公告)号：KR1020080082431A

公开(公告)日：2008-09-11

申请号：KR1020070127307

申请日：2007-12-10

Applicant: 한국과학기술원

Inventor： 최양규 ,  김청진 ,  류승완

IPC: H01L27/108 ,  H01L21/8242 ,  B82Y10/00

CPC classification number: H01L27/10802 ,  H01L21/265 ,  H01L21/28282 ,  H01L27/11568

Abstract: A nonvolatile DRAM device, a manufacturing method thereof, and a driving method thereof are provided to implement high integration by removing a capacitor. A dielectric layer(101) is formed on a substrate(100). A floating body cell(102) is formed on the dielectric layer. A source(103) and a drain(104) are formed on the left and right of the floating body cell. Nonvolatile gate structures(105,106,107,108) are formed on a surface of the floating body cell. A back gate is formed on a lower portion of the substrate. The floating body cell is formed in a fin structure. The nonvolatile gate structure is formed at a side of the floating body cell. The back gate is formed at the other side of the fin structure. The nonvolatile gate structure includes a tunneling dielectric, a floating gate, a control dielectric, and a gate. The floating gate is a nitride layer, an amorphous silicon layer, a metal oxide layer, a silicon nitride layer, a silicon nano crystal layer, a metal nano crystal layer, or a metal oxide nano crystal layer for forming an SONOS(Silicon-Oxide-Nitride-Oxide-Silicon) or MNOS(Metal-Nitride-Oxide-Silicon) structure.

Abstract translation: 提供非易失性DRAM器件及其制造方法及其驱动方法，以通过去除电容器来实现高集成度。 在基板（100）上形成介电层（101）。 在电介质层上形成浮体电池（102）。 在浮体单元的左侧和右侧形成源极（103）和漏极（104）。 非挥发性栅极结构（105,106,107,108）形成在浮体单元的表面上。 背栅形成在基板的下部。 浮体单元形成为翅片结构。 非易失性栅极结构形成在浮体单元的一侧。 后门形成在翅片结构的另一侧。 非易失性栅极结构包括隧道电介质，浮动栅极，控制电介质和栅极。 浮栅是氮化物层，非晶硅层，金属氧化物层，氮化硅层，硅纳米晶层，金属纳米晶层或用于形成SONOS的氧化物纳米晶体层（硅氧化物 氮化硅 - 硅）或MNOS（金属 - 氮化物 - 氧化物 - 硅）结构。

公开(公告)号：KR100841235B1

公开(公告)日：2008-06-26

申请号：KR1020060120333

申请日：2006-12-01

Applicant: 한국과학기술원

Inventor： 최양규 ,  김성호 ,  류승완

IPC: H01L27/115 ,  H01L21/8247 ,  B82Y10/00

Abstract: 본 발명은 비휘발성 메모리 소자와 그 제조방법 및 구동방법에 관한 것이다.
이러한 본 발명에 따른 비휘발성 메모리 소자는 돌출형 채널이 형성된 기판과, 상기 채널 상에 형성된 제1 터널링 절연막과, 상기 채널 상부의 제1 터널링 절연막 상에 형성되어, 상기 채널로부터 상기 제1 터널링 절연막을 터널링한 전하의 저장공간을 제공하는 제1 부유 게이트과, 상기 제 1부유 게이트를 매립하여, 상기 제1 터널링 절연막 상에 형성된 제2 터널링 절연막과, 상기 제2 터널링 절연막 상에 형성되어, 상기 채널로부터 상기 제1 터널링 절연막과 상기 제2 터널링 절연막을 터널링한 전하의 저장공간을 제공하는 제2 부유 게이트과, 상기 제2 부유 게이트를 매립하여, 상기 제2 터널링 절연막 상에 형성된 제어 절연막 및 상기 제어 절연막 상에 형성된 게이트를 포함한다.
이러한 본 발명에 따르면, 비휘발성 메모리 소자의 집적도가 향상되고, 단채널효과(short channel effect)로 인한 누설전류의 양을 감소시켜 안정적인 동작을 하는 비휘발성 메모리 소자와 그 제조방법 및 구동방법을 제공하는 등의 효과가 있다.
부유 게이트, 터널링 절연막, 제어 절연막, 2-비트 비휘발성 메모리 소자