-
公开(公告)号:WO2020040510A1
公开(公告)日:2020-02-27
申请号:PCT/KR2019/010523
申请日:2019-08-20
Applicant: 한국과학기술원
IPC: H01L27/108 , H01L21/3205 , H01L29/861 , H01L29/66 , H01L21/02
Abstract: 폴리 실리콘 이미터 층이 삽입된 2-단자 바이리스터 및 그 제조 방법이 개시된다. 본 발명의 일 실시예에 따른 2-단자 바이리스터 제조 방법은 기판 상에 제1 타입의 제1 반도체 층을 형성하는 단계; 상기 제1 반도체 층 상부에 제2 타입의 제2 반도체 층을 형성하는 단계; 상기 제2 반도체 층 상부에 제1 타입의 제3 반도체 층을 형성하는 단계; 및 상기 제3 반도체 층 상부에 제1 타입의 폴리 실리콘 층을 형성하는 단계를 포함한다.
-
公开(公告)号:KR102221249B1
公开(公告)日:2021-03-02
申请号:KR1020180099136
申请日:2018-08-24
Applicant: 한국과학기술원
Abstract: 본발명은전자기기의저장장치내 데이터를단독또는연동시켜영구적으로파괴하는데이터영구파괴장치및 그방법에관한것으로, 플래시메모리에저장된데이터를소프트웨어적파괴및 열적인하드웨어적파괴함으로써, 데이터를복합적및 영구적으로파괴하는기술을제공한다.
-
公开(公告)号:KR102220032B1
公开(公告)日:2021-02-25
申请号:KR1020190101115
申请日:2019-08-19
Applicant: 한국과학기술원
IPC: H01L27/108 , H01L21/3205 , H01L29/861 , H01L29/66 , H01L21/02
Abstract: 폴리실리콘이미터층이삽입된 2-단자바이리스터및 그제조방법이개시된다. 본발명의일 실시예에따른 2-단자바이리스터제조방법은기판상에제1 타입의제1 반도체층을형성하는단계; 상기제1 반도체층 상부에제2 타입의제2 반도체층을형성하는단계; 상기제2 반도체층 상부에제1 타입의제3 반도체층을형성하는단계; 및상기제3 반도체층 상부에제1 타입의폴리실리콘층을형성하는단계를포함한다.
-
-