公开(公告)号：KR100770013B1

公开(公告)日：2007-10-25

申请号：KR1020060120565

申请日：2006-12-01

Applicant: 한국전자통신연구원

Inventor： 김약연 ,  이성재 ,  장문규 ,  김태엽 ,  최철종 ,  전명심 ,  박병철

IPC: H01L29/812

CPC classification number: H01L29/78618 ,  H01L29/7839

Abstract: A method of manufacturing a schottky barrier tunnel transistor is provided to prevent the damage of a spacer and to restrain the generation of a gate leakage current due to the damage of the spacer by forming a gate electrode layer and the spacer after forming source and drain regions using a silicide process. A buried oxide layer(110) is supported a support substrate. A silicon pattern(111A) and a sacrificial pattern are formed on the buried oxide layer. Source and drain regions(115) are formed on the buried oxide layer at both sidewalls of the silicon pattern. The source and drain regions are made of a metal film. An upper portion of the silicon pattern is exposed to the outside by removing the sacrificial pattern therefrom. A gate insulating layer and a gate electrode are sequentially formed on the exposed upper portion of the silicon pattern. A spacer is formed at both sidewalls of the gate electrode.

Abstract translation: 提供一种制造肖特基势垒隧道晶体管的方法，以防止间隔物的损坏，并且通过在形成源极和漏极区域之后形成栅极电极层和间隔物来抑制由于间隔物的损坏而导致的栅极漏电流的产生 使用硅化工艺。 掩埋氧化物层（110）被支撑在支撑衬底上。 在掩埋氧化物层上形成硅图案（111A）和牺牲图案。 源极和漏极区（115）形成在硅图案的两个侧壁处的掩埋氧化物层上。 源极和漏极区域由金属膜制成。 通过从其中去除牺牲图案将硅图案的上部暴露于外部。 栅极绝缘层和栅电极依次形成在硅图案的暴露的上部上。 在栅电极的两个侧壁处形成间隔物。

公开(公告)号：KR100898752B1

公开(公告)日：2009-05-25

申请号：KR1020070094687

申请日：2007-09-18

Applicant: 한국전자통신연구원

Inventor： 김태엽 ,  전명심 ,  김약연 ,  장문규 ,  최철종 ,  이성재 ,  박병철

IPC: H01L27/115 ,  H01L21/8247

Abstract: 본 발명은 반도체 메모리 소자의 고집적화에 따른 누설전류(leakage current)의 발생을 억제하여 정확한 데이터 판독이 가능한 고집적 반도체 메모리 소자 및 그 제조방법에 관한 것으로, 이를 위한 본 발명의 고집적 반도체 메모리 소자는 기판에 형성되고, 채널영역과 쇼트키접합(schottky junction)을 형성하는 소스 및 드레인 전극 및 상기 채널영역의 기판 상부에 형성되고, 복수개의 실리콘나노점으로 구성된 플로팅게이트를 포함하고 있으며, 이를 통하여 반도체 메모리 소자의 고집적화에 따른 누설전류의 발생을 억제시켜 정확한 데이터 판독이 가능한 고집적 반도체 메모리 소자를 제공하는 효과가 있다.
플래시메모리, 쇼트기 접합, 금속 실리사이드

公开(公告)号：KR1020070059900A

公开(公告)日：2007-06-12

申请号：KR1020060074492

申请日：2006-08-08

Applicant: 한국전자통신연구원

Inventor： 전명심 ,  장문규 ,  김약연 ,  최철종 ,  박병철 ,  이성재

IPC: H01L21/335 ,  H01L29/872

Abstract: A schottky barrier tunnel transistor is provided to form a stable high-performance N-type schottky barrier tunnel transistor with a low schottky barrier with respect to electrons by forming a schottky junction on the (111) surface of a silicon by an anisotropic etch process. An insulation layer(20) is deposited on a substrate(10). A source/drain(30a,30b) is formed on the insulation layer. A channel(90) is formed between the source and the drain. A gate insulation layer(40) and a gate electrode(60) are sequentially formed on the channel. A sidewall insulation layer(50) is formed on both sidewalls of the gate insulation layer and the gate electrode. The interface of one of the source or drain and the channel has a (111) surface of silicon, and at least a part of the source/drain including the silicon (111) surface is silicidized by a predetermined metal material to be a schottky junction. The channel can be higher than the source/drain so that the interface has a slope.

Abstract translation: 提供肖特基势垒隧道晶体管，以通过各向异性蚀刻工艺在硅的（111）表面上形成肖特基结，形成相对于电子具有低肖特基势垒的稳定的高性能N型肖特基势垒隧道晶体管。 绝缘层（20）沉积在衬底（10）上。 源极/漏极（30a，30b）形成在绝缘层上。 在源极和漏极之间形成沟道（90）。 栅极绝缘层（40）和栅电极（60）依次形成在沟道上。 在栅极绝缘层和栅电极的两个侧壁上形成侧壁绝缘层（50）。 源极或漏极和沟道之一的界面具有硅的（111）表面，并且包括硅（111）表面的源极/漏极的至少一部分被预定的金属材料硅化为肖特基结 。 通道可以高于源极/漏极，以使界面具有斜率。

公开(公告)号：KR1020080051010A

公开(公告)日：2008-06-10

申请号：KR1020070094687

申请日：2007-09-18

Applicant: 한국전자통신연구원

Inventor： 김태엽 ,  전명심 ,  김약연 ,  장문규 ,  최철종 ,  이성재 ,  박병철

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L29/66825 ,  H01L21/28273 ,  H01L21/67063 ,  H01L29/42324 ,  H01L29/513

Abstract: A highly-integrated semiconductor memory device and a manufacturing method thereof are provided to correctly read data by suppressing a leakage current generated as the semiconductor memory device is highly integrated. A source/drain electrode(220A) are formed on a silicon substrate to form a schottky junction with a channel region(220B). A floating gate composed of plural silicon nanodots(260A) is formed on the substrate of the channel region. The silicon nanodot is made of a silicon compound as a basal body, and a gate dielectric layer(270) is formed on the floating gate. A tunneling dielectric layer(250) is formed between the substrate of the channel region and the floating gate, and a control gate(280) is formed on the floating gate.

Abstract translation: 提供了一种高度集成的半导体存储器件及其制造方法，以通过抑制半导体存储器件高集成度时产生的漏电流来正确读取数据。 源极/漏极（220A）形成在硅衬底上以与沟道区（220B）形成肖特基结。 在沟道区的基板上形成由多个硅纳米点（260A）构成的浮置栅极。 硅纳米棒由硅化合物作为基体，在浮栅上形成栅介质层（270）。 在沟道区的衬底和浮置栅极之间形成隧穿电介质层（250），并且在浮动栅极上形成控制栅极（280）。

公开(公告)号：KR100777101B1

公开(公告)日：2007-11-19

申请号：KR1020060074492

申请日：2006-08-08

Applicant: 한국전자통신연구원

Inventor： 전명심 ,  장문규 ,  김약연 ,  최철종 ,  박병철 ,  이성재

IPC: H01L21/335 ,  H01L29/872

Abstract: 본 발명은 비등방 에칭을 통해 생성되는 실리콘 (111)면(결정구조를 갖는 반도체에서 그 결정방향을 나타내는 밀러 지수)에 쇼트키 접합을 형성시켜 안정적이고, 전자에 대해 낮은 쇼트키 장벽을 갖는 고성능의 N-형 쇼트키 장벽 관통 트랜지스터를 제작하기 위한 것이다. 이를 위하여, 본 발명의 일실시 예에 따른 쇼트키 장벽 관통 트랜지스터는, 기판; 상기 기판 상에 형성된 소오스 및 드레인; 상기 소오스와 드레인 사이에 형성된 채널; 상기 채널 상에 순차적으로 형성된 게이트 절연막 및 게이트 전극;상기 게이트 절연막 및 게이트 전극의 양측 벽에 형성된 측벽 절연막을 포함하되, 상기 소오스 및 드레인과 상기 채널의 경계면은 실리콘 (111)면을 가지며, 상기 실리콘 (111)면, 소오스 및 드레인이 금속 물질로 실리사이드화되어 쇼트키 접합된다.
쇼트키 장벽 관통, 비등방 식각

公开(公告)号：KR100698013B1

公开(公告)日：2007-03-23

申请号：KR1020050119409

申请日：2005-12-08

Applicant: 한국전자통신연구원

Inventor： 김약연 ,  이성재 ,  장문규 ,  최철종 ,  전명심 ,  박병철

IPC: H01L29/812

CPC classification number: H01L29/47 ,  H01L29/458 ,  H01L29/4908 ,  H01L29/66545 ,  H01L29/66772 ,  H01L29/7839

Abstract: A schottky barrier tunneling transistor and a method for manufacturing the same are provided to minimize leakage current of a gate by recovering damage of an insulating layer of a gate sidewall of the same according to a silicide process. A channel layer is formed on an upper surface of an SOI substrate(6). A source and drain(9) is formed at both ends of the channel layer on the SOI substrate. A gate(12) is formed on the channel layer. A first gate insulating layer is formed to shield the gate from the source and drain and the channel layer. A second gate insulating layer is formed between the first gate insulating layer and the gate.

Abstract translation: 提供肖特基势垒隧道晶体管及其制造方法，以通过根据硅化物处理来恢复其栅极侧壁的绝缘层的损坏来最小化栅极的漏电流。 沟道层形成在SOI衬底（6）的上表面上。 源极和漏极（9）形成在SOI衬底上的沟道层的两端。 在沟道层上形成栅极（12）。 形成第一栅极绝缘层以屏蔽栅极与源极和漏极以及沟道层。 在第一栅极绝缘层和栅极之间形成第二栅极绝缘层。